CEVA为高清音频应用推出单核DSP解决方案

发布者:EnigmaticCharm最新更新时间:2009-01-19 来源: 电子工程世界关键字:CEVA  高清  单核  DSP 手机看文章 扫描二维码
随时随地手机看文章

硅产品知识产权 (SIP)平台解决方案和数字信号处理器 (DSP)内核的全球领先授权厂商CEVA公司宣布,推出一款用于先进高清晰 (HD) 音频应用的完整单核解决方案,名为 CEVA-HD-Audio™。这一可配置和可编程的平台能够满足家庭娱乐和消费产品 (包括蓝光DVD、DTV、机顶盒及其它家庭A/V设备) 最严苛的音频要求。

CEVA-HD-Audio平台基于运作速度高达 550MHz的高性能32位CEVA-TeakLite™-III DSP内核,并经过高度优化,是用于家庭娱乐及消费IC中HD音频集成的最紧凑与最高功效解决方案。迄今,CEVA-TeakLite-III DSP内核已获数家HD音频应用的消费IC厂商采用,而目前一家全球领先的DVD IC销售商正把它设计于下一代蓝光 DVD 芯片中。

CEVA-HD-Audio能够满足从入门级、内存受限的设备 (如数字电视和机顶盒) 到要求高性能 (performance-hungry) 的应用 (如需要复杂后处理功能的蓝光DVD播放器)  等多样化产品的要求。除了具有CEVA-TeakLite-III DSP内核之外,这款单核平台还包含:一个可配置的内存子系统;一系列专为一般音频系统的DSP而优化的音频编解码器;以及一套专为快速、简便的系统开发和系统级芯片 (system-on-chip, SoC) 集成而设的完整软件开发工具包 (SDK)。

CEVA企业市场拓展副总裁 Eran Briman 称:“当今的电子产品如果要实现先进的音频性能,都需要一个功能强大且灵活的处理解决方案。性能较低的可编程方案无法满足更高比特率、更多音频通道、更高质量编解码器和先进后处理能力等的要求。CEVA-HD-Audio在单核解决方案中结合了公认的高性能DSP 引擎和定制音频实现功能,采用这个方案,产品开发人员便可以使用至今已在超过10亿台设备中付运的架构,从而更有效地在其下一代产品中实现先进的音频功能。”

音频编解码器的实现方案思路

HD 音频应用中的数据流量为系统带来了独特的挑战,包括高延时外部存储器、有限的系统运作速度和低访问优先级。CEVA-HD-Audio拥有一套完整的最优化音频编解码器,包括利用普通DMA控制器的内存覆盖支持,完全可以应对这些挑战。CEVA 对音频算法和相应的编解码流进行了调整,确保该解决方案能满足先进音频系统的严格要求,但不会影响芯片尺寸或功耗性能。此外,这些优化方法也能让低成本音频解决方案开发人员得以选择速度较慢的DDR内存,从而降低材料清单的成本。

CEVA-HD Audio 解决方案的优化 HD 音频编解码器具有不同的比特率,支持2  到 7.1通道。该音频编解码器支持的格式包括:MP3、AAC-LC、HE-AAC、WMA、AC-3、RealAudio、Dolby Digital Plus、Dolby TrueHD、DTS、DTS-HD MA、DTS-HD HR等等。

CEVA-TeakLite-III DSP内核位于CEVA-HD-Audio 解决方案的中心点,具有原始32位处理能力,包括带有72位累加器的32位乘法器,能提供高数据精度。此外,CEVA-TeakLite-III 具备强大的流处理位操作 (bit-manipulation) 能力和32位快速傅里叶变换 (FFT) 支持,可高效实现音频编解码器。它还具有良好平衡的10 级管线,可支持高速实现方案,是要求最严苛HD音频应用的理想单核解决方案。

开发工具及支持

与所有CEVA解决方案一样,CEVA-HD-Audio解决方案也备有强大的软件开发工具包 (SDK) 支持,包括软件开发工具、开发板、软件系统驱动程序和实时操作系统 (RTOS),可帮助获授权企业快速、简便地进行系统开发和集成。这些开发工具可在Windows、Solaris 和 Linux操作系统上运行,并由世界各地的客户服务团队提供支持。此外,CEVA-TeakLite-III 还获得CEVA和CEVAnet第三方开发社群提供广泛的算法和应用支持。

关键字:CEVA  高清  单核  DSP 引用地址:CEVA为高清音频应用推出单核DSP解决方案

上一篇:基于TMS320F2812无刷直流电机控制系统设计
下一篇:不同阶数的FIR数字滤波器的DSP设计实现

推荐阅读最新更新时间:2024-05-02 20:45

通过开源API进行DSP视频处理
数字信号处理器(DSP)具有出色的多媒体性能。一般而言,它们运行编解码器所需的周期只有通用处理器(GPP)内核的40%到50%。DSP还能提供比ASIC大得多的灵活性和可重配置性。但迄今为止,要在数字视频应用中运用DSP,编程人员还不得不花费较多时间精力去学习相关专用语言。不过,随着应用编程接口(API)的出现,已不再需要学习这些专用DSP语言了。在运行于GPP上的应用中,API可以轻轻松松地充分发挥DSP的优势。   开源多媒体构架在GPP上一般运行在Linux操作系统下,是这些API的理想对象。利用API可以卸载视频编解码器的计算负荷,大大减小DSP编程的复杂性。这种方案只要求编程人员具备基本的DSP知识即可,无需编写代码
[工业控制]
通过开源API进行<font color='red'>DSP</font>视频处理
基于TMS320LF2407的变频技术研究
  见的AC/DC/AC变频器,是对输出部分进行变频、变压调节,而且在多种逆变控制技术中,应用最广泛的一种逆变控制技术是正弦脉宽调制(SPWM)技术。在变频调速系统中,应用DSP作为控制芯片以实现数字化控制,它既提高了系统可靠性,又使系统的控制精度高、实时性强、硬件简单、软件编程容易,是变频调速系统中最有发展前景的研究方向之一。本文介绍了基于DSPTMS320LF2407A并使用SPWM控制技术的全数字单相变频器的设计及实现方法,最后给出了实验波形。   1 TMS320LF2407A芯片简介   TMS320LF2407A是TI公司专为电机控制而设计的单片DSP控制器。它具有高性能的C2XLP内核,采用改进的哈佛结构,四
[嵌入式]
基于TMS320LF2407的变频技术研究
ARC HS系列新领袖 :Synopsys家的RISC和DSP组合产品HS4xD出道
Synopsys的DesignWare ARC处理器是一系列的32位cpu的组合,SoC设计人员可以根据不同的应用需求,使用获得专利的可配置技术对其进行裁剪,从而加速了高性能SoC的开发。其中的ARC HS系列是面向高端嵌入式应用的高速多核处理器,随着嵌入式设计对控制和信号处理双重需求的不断增加,Synopsys家决定将HS系列新领袖换换血,将RISC和DSP组合在一起,推出HS4x/HS4xD处理器家族,家族成员分别为HS44、HS46、HS48、HS45D、HS47D,增强了RISC和DSP性能,其中型号中带D(HS45D、HS47D)的为内嵌DSP的处理器。 (RISC+DSP)组合的特性 HS45D和HS47D这
[嵌入式]
ARC HS系列新领袖 :Synopsys家的RISC和<font color='red'>DSP</font>组合产品HS4xD出道
ARM,DSP,FPGA,CPLD,SOPC,SOC区别和联系
ARM,DSP,FPGA,CPLD,SOPC,SOC之间有什么区别和联系? arm是一种嵌入式芯片,比单片机功能强,可以针对需要增加外设。类似于通用cpu,但是不包括桌面计算机。 DSP主要用来计算,计算功能很强悍,一般嵌入式芯片用来控制,而DSP用来计算,譬如一般手机有一个arm芯片,主要用来跑界面,应用程序,DSP可能有两个,adsp,mdsp,或一个,主要是加密解密,调制解调等。 FPGA和CPLD都是可编程逻辑器件,都可以用VHDL或verilog HDL来编程,一般CPLD使用乘积项技术,粒度粗些;FPGA使用查找表技术,粒度细些,适用触发器较多的逻辑。其实多数时候都忽略它们的差异,一般在设计ASIC芯片时要用FP
[单片机]
合众达电子推出增强型XDS560PLUS仿真器
合众达电子日前正式对外发布了增强型SEED-XDS560PLUS仿真器,这是合众达自1993年推出第一台国产TMS320C3X硬件仿真器以来的第七代仿真器,这将是DSP调试工具发展的一个重要里程碑。 仿真器的更新换代是市场赋予合众达电子的使命,为了顺应TI DSP新技术发展以及市场对仿真器成本的考虑,合众达在TI XDS560技术基础上采用了更高性价比CPU来实现DSP的开发。为了降低 DSP开发门槛,更好普及与推广DSP技术,合众达在XDS560PLUS新品发布的同时,全国实行9800元买一送一让利大活动! 与传统XDS560USB相比,SEED-XDS560PLUS仿真器有如下革命性突破: 1、全
[嵌入式]
矽昌通信获得CEVA IP授权许
CEVA,全球领先的智能和互联设备的信号处理平台和人工智能处理器IP授权许可厂商 (纳斯达克股票交易所代码:CEVA) 宣布国内领先的先进智能家居平台设计和供应厂商上海矽昌通信技术有限公司(矽昌通信)已经获得授权许可,在其瞄准智能家居接入点的最新系统级芯片(SoC)中部署使用CEVA的RivieraWaves 802.11ac Wi-Fi IP。 SF16A18是一款高度集成的单芯片解决方案,结合了灵活的RW-11AC IP和功能强大的处理引擎(双核CPU)及多个接口(以太网、GMAC、USB、SD、IIS),是面向智能路由器/接入点、智能家居网关和智能扬声器的最佳平台。 矽昌通信首席执行官李兴仁表示:“高度集成的优化Wi
[物联网]
一种基于VC++程序的FPGA重配置方案设计
   引言   随着大规模集成电路的快速发展,系统设计已从传统的追求大规模、高密度逐渐转向提高资源利用率,使有限的资源可以实现更大规模的逻辑设计。利用现场可编程逻辑器件FPGA的多次可编程配置特点,通过重新下载存储于存储器的不同系统数据,从而实现不同的芯片逻辑功能,可以在很大程度上提高资源利用率。原始配置FPGA的方法是硬件设计者根据需求设计生成配置数据流,然后通过专用配置芯片对FPGA进行配置,例如通过下载电缆将配置数据流存储到FPGA配置存储芯片中,该方法的整个过程需要芯片厂商的专用软件参与。因此,该配置方法对依赖下载电缆,适合于产品研制过程中下载配置操作,且有一定的局限性,不适用对产品应用中的系统升级或系统重构。   结
[嵌入式]
一种基于VC++程序的FPGA重配置方案设计
日开发出超高清145英寸PDP
    NHK与松下开发出了“超高清”(SHV)的7680×4320像素145英寸PDP。这是2011年5月NHK与夏普共同开发出85英寸液晶显示器以来,首次发布支持SHV的直视型显示器。“这是全球首款自发光型显示设备”(NHK理事兼总工程师久保田启一)。   145英寸开发品的像素间距为0.411mm。推算的精细度约为60ppi。驱动频率为60Hz。“在最佳观看距离的1.6m处,可欣赏到具有临场感的影像”(松下AVC网络公司高级副社长兼显示设备事业部长伊藤好生)。   此次未公开亮度、对比度及色彩表现范围等性能参数。“不比现行产品逊色”(松下)。厚度“也与现行产品同等”(该公司)。 在尼崎第5工厂试制   NH
[家用电子]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved