不同阶数的FIR数字滤波器的DSP设计实现

发布者:shengju最新更新时间:2009-01-19 来源: 现代电子技术关键字:FIR  数字滤波器  DSP 手机看文章 扫描二维码
随时随地手机看文章

0 引 言

      FIR滤波器的结构主要是非递归结构,没有输出到输入的反馈。并且FIR滤波器很容易获得 严格的线性相位特性,避免被处理信号产生相位失真。而线性相位体现在时域中仅仅是h( n)在时间上的延迟,这个特点在图像信号处理、数据传输等波形传递系统中是非常重要的。此外,他不会发生阻塞现象,能避免强信号淹没弱信号,因此特别适合信号强弱相差悬殊的情况。其主要的不足之处是,其较好的性能是以较高的阶数为代价换来的。因此,在保证相同性能的前提下,努力降低其阶数是FIR数字滤波器设计的重要因素之一。

      下面介绍应用Matlab和DSP芯片来实现FIR滤波器的通用模式。

关键字:FIR  数字滤波器  DSP 引用地址:不同阶数的FIR数字滤波器的DSP设计实现

上一篇:CEVA为高清音频应用推出单核DSP解决方案
下一篇:基于32位系统的车载多媒体导航系统设计

推荐阅读最新更新时间:2024-05-02 20:45

基于双DSP的无刷直流电机控制器硬件设计和实现
摘要:根据无刷直流电机理论和系统的要求,以双TMS320F2812 DSP处理器为核心,针对系统的高可靠性要求,进行了无刷直流电机控制器的硬件电路设计并对核心电路进行分析、仿真和实验验证;结果表明,该硬件电路可实现无刷直流电机正常调速的控制需求,相应性能指标可满足系统需求。 0 引言 无刷直流电机(以下简称BLDCM)用电子换相器取代机械换向器,根除了电刷和换向器接触磨损所导致的寿命周期短、电气绝缘低、火花干扰强等诸多缺陷;同时永磁材料的高磁性能使无刷直流电机具有起动转矩大、调速范围广、运行效率高等优点,在各个工业领域有着广泛应用。 由于本系统有较高的可靠性要求,因此总体设计思路是采用主控、监控双DSP系统架构满足控制器的高
[嵌入式]
利用Virtex-5 SXT 的高性能DSP解决方案
SXT 平台实现 DSP 的带宽最大化、功耗最小化 作者:Brent Przybus Xilinx 公司 高级产品部 高级营销经理 brent.przybus@xilinx.com 二十多年来,FPGA 为世人提供了最灵活、适应性极强、快速的设计环境。早期的 DSP 设计人员发现,可将一种可再编程的门海用于数字信号处理。如果把内置到 FPGA 架构中的乘法器、加法器和累加单元结合起来,就可以利用大规模并行计算实现有效的滤波器算法。 在未加工频率性能方面的损失,通过并行计算得到了弥补,而且得远大于失,可谓“失之东隅,收之桑榆”;由此获得的 DSP 带宽完全可与替代方案媲美。随着时间的推移,乘法器和加法器的实施越来越高效。1998
[应用]
浅谈DSP系统中的电磁兼容问题
   1 引言   自从20世纪80年代初期第一片数字信号处理器芯片(DSP)问世以来,DSP就以数字器件特有的稳定性、可重复性、可大规模集成、特别是可编程性和易于实现自适应处理等特点,给数字信号处理的发展带来了巨大机遇,应用领域广阔。但由于DSP是一个相当复杂、种类繁多并有许多分系统的数、模混合系统,所以来自外部的电磁辐射以及内部元器件之间、分系统之间和各传输通道间的窜扰对DSP及其数据信息所产生的干扰,己严重地威胁着其工作的稳定性、可靠性和安全性 。据统计,干扰引起的DSP事故占其总事故的90%左右。同时DSP又不可避免地向外辐射电磁波,对环境中的人体、设备产生干扰、妨碍或损伤。并且随着DSP运算速度的提高,能够实时处理的
[嵌入式]
高速DSP系统PCB板的可靠性设计
  引言   由于微电子技术的高速发展,由IC芯片构成的数字电子系统朝着规模大、体积小、速度快的方向飞速发展,而且发展速度越来越快。新器件的应用导致现代EDA设计的电路布局密度大,而且信号的频率也很高,随着高速器件的使用,高速DSP(数字信号处理) 系统设计会越来越多,处理高速DSP应用系统中的信号问题成为设计的重要问题,在这种设计中,其特点是系统数据速率、时钟速率和电路密集度都在不断增加,其PCB印制板的设计表现出与低速设计截然不同的行为特点,即出现信号完整性问题、干扰加重问题、电磁兼容性问题等等。   这些问题能导致或者直接带来信号失真,定时错误,不正确数据、地址和控制线以及系统错误甚至系统崩溃,解决不好会严重影响系统
[嵌入式]
IP电话回声消除器的设计及其DSP实现
1 在VoIP中采用回声消除技术的必要性   与传统的PSTN网络采用电路交换技术不同,IP电话采用的是分组交换技术,充分利用Internet来传输语音数据,使得价格大大降低,从而取得了长足的发展。但是IP电话也存在一些弊端,比如语言质量比较差,导致这一弊端的因素很多,其中主要的因素就是网络延时和算法延时,这主要是由于互联网的数据传输特点以及语音编解码耗时较大导致的,总延时长达100ms。根据经验,如果语音的延时超过了50ms,那么,人耳就可以鉴别出自己的回声,显然,IP电话系统的回声是非常严重的,鉴于此,国际电联(ITU)也相应地制定了回声消除的国际规范,如G.165,G.168。   2 回声消除器的结构框图和基本原理
[嵌入式]
IP电话回声消除器的设计及其<font color='red'>DSP</font>实现
基于PCI总线的DSP系统应用程序的更新
摘要:当需要更新DSP业务系统的应用软件时,为了避免利用仿真器所带来的不便和硬件损坏,采用了PCI总线技术来取代仿真器,完成系统应用程序的更新;针对带有外围FLASH的DSP系统,设计了一整套DSP外围FLASH启动流程和应用程序的PCI更新方法;通过实验证明,DSP业务系统可以通过上位机利用PCI总线完成DSP外围FLASH的应用程序的更新,同时在DSP上电启动时,也可以根据上位机的命令,选择贮存在FLASH中不同的应用程序加载运行。 关键词:DSP业务系统;PCI;FLASH自举;二级引导 在DSP嵌入式业务系统设备中,一般采用片外FLASH自举方式来实现DSP端应用程序的加载和启动。当DSP业务系统需要更新应用程序时
[嵌入式]
基于PCI总线的<font color='red'>DSP</font>系统应用程序的更新
基于DSP的高速数据采集系统硬件设计
数据采集系统如今已被广泛使用,涉及工业、商业、交通、信息等各个行业,而在众多平台中,DSP以其高速的运行速度、良好的硬件结构、适合运算的硬件组成等一系列优势。在数据采集系统中独树一帜,适合于数据高速、高精度的采集、处理等领域。 在一些领域中,系统要求速度快,实时性较好,数据处理精度高,本文以此为原则规划了高速数据采集系统的总体解决方案,采用TI公司出品的TMS320VC5509型DSP芯片+CPLD可控制逻辑作为系统的核心部分。系统主要由4部分组成:DSP最小系统、CPLD模块、信号调理和A/D转换模块、显示模块、上位机系统。系统框架图如图1所示。 其中,输入的信号可以是各种形式,可以是音频信号、编码的数字信号、压
[测试测量]
基于<font color='red'>DSP</font>的高速数据采集系统硬件设计
CEVA 和FLEX LOGIX宣布成功推出首款具有嵌入式 FPGA 的 DSP 芯片
CEVA 和FLEX LOGIX宣布成功推出首款具有嵌入式 FPGA 的 DSP 芯片以支持灵活/可更改的指令集架构 Flex Logix® EFLX嵌入式 FPGA 为 CEVA-X2 DSP 指令扩展实现可重构计算功能,以支持要求严苛且不断变化的工作负载 可重构计算解决方案、架构和软件的领先供应商Flex Logix Technologies, Inc.与全球领先的无线连接和智能传感技术及集成IP解决方案的授权许可厂商CEVA, Inc.(纳斯达克股票代码:CEVA)宣布成功推出世界上第一个集成CEVA-X2 DSP指令扩展接口的 Flex Logix EFLX® 嵌入式FPGA (eFPGA)芯片
[嵌入式]
CEVA 和FLEX LOGIX宣布成功推出首款具有嵌入式 FPGA 的 <font color='red'>DSP</font> 芯片
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved