基于56F8O13 DSP的FIR滤波器的设计

发布者:Leishan最新更新时间:2009-08-05 来源: 山西电子技术关键字:56F8013  FIR滤波器  DSP 手机看文章 扫描二维码
随时随地手机看文章

  0 引言

  数字滤波器是一种用来过滤时间离散信号的数字系统,通过对抽样数据进行数学处理来达到频域。滤波的目的。根据其单位冲激响应函数的时域特性可分为两类:无限冲激响应(IIR)滤波器和有限冲激响应(FIR)滤波器。与IIR滤波器相比,FIR滤波器只有零点,除原点外.在z平面上没有极点,因此总是稳定的和可实现的;更重要的是,FIR滤波器在满足一定的对称条件下,可以获得严格的线性相位特性,这一点是IIR滤波器难以实现的。因此。它在高保真的信号处理.如数字音频、图像处理、数据传输、生物医学等领域得到广泛应用。

  1 FIR滤波器基本结构

  FIR滤波器的数学表达式为:

公式

  式中:N为FIR滤波器的抽头数;x(n)为第n时刻的输入样本;h(i)为FIR滤波器第i级抽头系数。

  其相应的z变换为:

公式

  式中:z-i为N-1阶多项式。

  普通的直接型FIR滤波器结构如图1所示。

普通的直接型FIR滤波器结构

  在自适应处理、数据通信等领域中往往要求信号在传输过程中不能有明显的相位失真,FIR滤波器可以做到线性相位满足此要求。F1R滤波器实质上是一个分节的延迟线,把每一节的输出加权累加,得到滤波器的输出。对于FIR滤波器的单位脉冲响应h(i)只要满足以下2个条件之一,则为线性相位滤波器。

公式

  线性相位的FIR滤波器具有中心对称的特性,其对称中心在N/2处。

公式

  (2)由性能指标确定窗函数w(n)和窗口长度N

  (3)求得实际滤波器的单位脉冲响应h(n)

公式

  (4)检验滤波器性能。

  设计常用的窗函数有矩形窗、汉宁窗、海明窗、凯撒窗等。其中:海明窗的旁瓣峰值小于主瓣峰值的1%,99.963%的能量集中在主瓣内.且通过海明窗设计的FIR滤波器在较少的阶数下可以得到较小通带纹波,非常适合工程设计,所以本设计选择海明窗实现。

  3 利用QEDesign Lite设计FIR滤波器

  根据窗函数设计的FIR滤波器的单位脉冲响应.h(n)有多种辅助工具进行求取,如:MATLAB的FDATool、SPTool和NI的Digital Fliter Design Toolkit等,在此.我们使用了FreeScaleDSP开发环境Codewarrior8.O自带的QEDesignlite滤波器设计工具箱进行FIR滤波器单位脉冲响应h(n)的求解。

  利用QE Design lite滤波器设计工具箱,可快速进行IIR滤波器、基于窗函数FIR滤波器和等纹波FIR滤波器的低通、高通、带通和带阻设计。并根据设计参数,自动生成滤波器的幅频响应、相频响应、群延时、冲击响应和单位阶跃响应,以及生成单位脉冲响应h(n)的*.h文件和该FIR滤波器使用示例C文件,以方便后续设计。其主要设计步骤如下:

  (1)运行程序QEDesign lite,选择菜单项“DesignI FIRWindows Design……”:

  (2)在弹出的“FIR(Windows)Design”窗体中,选择“lowpass”选项;

  (3)在“Lowpass Filter”窗体中,输入FIR滤波器的设计指标:采样频率=20000 Hz、通带频率=5000 Hz、阻带频率=6000 Hz、通带纹波=O.01 dB和阻带纹波=40 dB.如图2所示;

FIR滤波器设计参数

  (4)确定采用的窗函数类型及阶数(本例采用hamming窗.阶数为27阶);

  (5)根据设定的FIR滤波器参数,即可得到该FIR滤波器的幅频响应图、对数幅频响应图、相频响应图、群延时图、冲击响应图和单位阶跃响应图,可直观的观察设计是否满足要求.如果不满足设计要求,可重复步骤3)、4),直至满足设计要求为止。本FIR滤波器的幅频响应图、对数幅频响应图见图3、图4;

本FIR滤波器的幅频响应图

本FIR滤波器的对数幅频响应图

  (6)设计的FIR滤波器满足要求后,选择菜单项“Code-Gen|FreeScale|DPS56800/DPS56800E”,导出基于16位定点数的单位脉冲响应h(n)的*.h文件,用于后续的工程设计。

  4 基于56F8013 DSP的设计实现

  56F8013是FreeScale推出的基于56F800E内核的低价位、低功耗的16位DSP,它具有I2C、SPI、UART、ADC、QEI等外部接口,具有在片硬件调试接口,可进行32位整数、36位整数加分数运算,配合CodeWarrior开发环境非常适合于嵌入式开发。

  Processor Expert(PE)是由捷克UNIS公司开发的针对FreeScale单片机和DSP的嵌入式软件开发包.它集成在CodeWarrior开发环境中。Processor Expert提供了连接、生成嵌入式系统的硬件、接口和算法的驱动,对CPU核、芯片集成接口、虚拟设备和纯算法进行了封装(该封装被称为“Embedded Beans”),并把这些功能变成属性、方法和事件,这与面向对象的程序设计方法是一样的。用户在进行程序设计时,通过调用Processor Expert提供的各种Bean,可以方便的对DSP内核、外部中断、DSP的片上外设及程序所需的各种通用算法进行设置.使用户只需关注整个设计的创造性部分,而不是花费大量时间让芯片正常工作,大大提高了生产率。本文的FIR滤波器的实现,就是基于Processor Expert的“DSP_Func_DFR”Bean和“DSP_MEM”Bean的。现将具体的设计过程描述如下:

  进入CodeWarrior开发环境,选中菜单项“Processor Expertl| View| Bean Selector”,在弹出的“Bean Selector”窗口中,选中负责内存管理的“DSP_MEM”Bean和负责数字信号处理的“DSP_Func_DFR”Beafl加入工程文件,将“DSP_Func_DFR”Bean中的“dfrl6FIRCreate”、“dfrl6FIR”和“dfrl6FIRDestroy”方法加入主程序。修改主程序如下:

程序

程序

  5 结束语

  本文介绍了基于CodeWarrior8.0软件自带的开发工具包QEDesign Lite和ProcessorExpert,快速进行FIR滤波器窗函数设计的方法。通过软件工具包的综合运用.大大缩减了设计研发的时间。在实际应用中,可以通过对滤波器参数的修改.很容易地实现其他各种滤波器的设计,具有一定的工程设计参考价值。

关键字:56F8013  FIR滤波器  DSP 引用地址:基于56F8O13 DSP的FIR滤波器的设计

上一篇:学习心得:怎样高效学习嵌入式系统知识
下一篇:基于FPGA的视频监控/安全系统实现解决方案

推荐阅读最新更新时间:2024-05-02 20:50

一种基于DSP的中文语音合成系统设计
摘要:本文提出了基于TI公司的TMS320VC5402的中文语音合成系统方案。整个系统以TMS320VC5402为核心电路进行设计,采用以音节为单位的中性语调,配合基于基音同步重叠相加的PSOLA算法,并用码激励线性预测(CELP)编码方法对原始采样音库进行编码压缩。 关键词:DSP;SCM;PSOLA;文本分析;语音合成 0 引言 随着语音信号处理技术的不断发展与成熟,语音合成正逐步成为信息技术中人机接口的关键技术。DSP芯片,即数字信号处理器,是专门为快速实现各种信号处理算法而设计的、具有特殊结构的微处理器,其处理速度比最快的CPU还快10"50倍。本文介绍的就是一种基于DSP的中文语音合成系统的实现方法。 1 系统总体方
[应用]
基于DSP和CPLD的低功耗多路数据处理系统设计
引言 随着电子技术的应用和发展,数字信号处理内容日益复杂,同时,很多情况下要求整个系统具有低功耗的特点。为满足这种要求,DSP芯片设计技术也在向低功耗、高性能的方向发展。从处理速度来看,TMS320VC5502的运算能力已经达到了600MMACS,即每秒钟可以完成6亿次乘加运算。从功耗来看,TMS320VC5502内核电压只有1.26V,整个芯片的功耗也大大降低了。本文介绍了基于TMS320VC5502和CPLD XC95144的低功耗多路数据处理系统。 模拟信号的输入经过50Hz陷波电路(滤除工频干扰)和信号预选频电路。经过预处理的模拟信号作为ADC的模拟输入进行A/D变换,最后由DSP实现对数字信号的滤
[嵌入式]
基于<font color='red'>DSP</font>和CPLD的低功耗多路数据处理系统设计
合众达2008年新品发布会隆重召开
合众达电子技术有限责任公司(SEED)是国内最大的DSP设备与产品供应商,国内独家同时具有美国德州仪器 (TI)授予的第三方和代理商双重身份,被TI授予最成功的第三方和代理商,并获TI授予的“2007年度亚太区最大的DSP分销商”殊荣。 07年正式被TI批准成为其在中国地区的授权软件供应商ASP,代理TI全线软件产品。能够提供DSP软硬件产品、技术支持、完整解决方案、元器件供应一条龙服务模式的公司。 为了感谢广大业内人士长期以来对合众达电子的关注和支持,我公司于2008年10月15日在北京翠宫饭店隆重举行了合众达电子2008新品发布会,合众达电子董事长兼总经理俞高峰先生列席并向大会致辞,会上向大家展示SEED
[嵌入式]
合众达2008年新品发布会隆重召开
多核DSP兼具ASIC和FPGA特性概述
由于ASIC解决方案NRE成本高,产品开发周期较长,在支持各种不同无线标准升级上灵活性不足。而FPGA的功耗对于高速、复杂运算而言要比ASIC和DSP加速器更高,同时在快速开发和调试上也难达到理想状态。基于此,TI近日针对无线基础设施应用而推出的DSP解决方案 SoC架构,基于C64x+多核DSP兼具ASIC处理能力和FPGA的灵活性,从而适应3G和4G无线基础架构设备制造商对高性能芯片的需求。 具有高度灵活性的可编程解决方案,同时兼具ASIC方案的优化特性,是TI面向无线基础设施市场开发的新一代DSP多核架构。基于40nm工艺的全新DSP架构主要特性包括:多核DSP可实现1.2GHz工作频率;增加的浮点支持4G多变量控制系统开
[模拟电子]
多核<font color='red'>DSP</font>兼具ASIC和FPGA特性概述
DSP编程技巧之17---非常“关键”的关键字
  什么是“ 关键字 ”? 关键字 就是已被C语言本身使用,不能作其它用途使用的字,例如 关键字 不能用作变量名、函数名等。那“关键字”到底有多关键?简单得说,就是如果不掌握它们的使用方法,程序就不能按照我们的设计产生预期的结果。C28x的 编译器 支持所有的标准C89的关键字,包括const、volatile和register,标准的C99关键字,包括inline和restrict,以及支持TI自定义的扩展关键字__cregister、__asm,和__interrupt;对于FPU的操作,还支持restrict关键字。接下来我们就看一下几个常用关键字的用法,包括const,cregister,far,__int
[嵌入式]
一种USB与DSP指纹识别系统的设计实现
  指纹的不变性和唯一性使指纹识别技术成为目前应用最广泛的身份验证。近年来随着最新信息处理技术的发展、算法理论的研究以及计算机硬件的高集成和低成本,指纹识别的可靠性不断提高,实用范围不断扩大。由于识别系统数据量较大且要求尽快传入上位机进行处理,所以合理设计数据传输通道成为设计的一个重点。   通用串行总线USB(Universal Serial Bus)是一种新型接口技术。它是由Intel、Microsoft等公司为解决日益增加的外设与有限的主板插槽与端口之间的矛盾而制定的一种串行通信标准。USB具有以下特点:(1)有较高的传输速率。USBl.1支持全速和低速两种方式,全速速率为12Mbps,低速速率为1.5Mbps;USB2.0
[嵌入式]
一种USB与<font color='red'>DSP</font>指纹识别系统的设计实现
多传感器智能轮椅的硬件系统设计
0 引言   智能轮椅的任务是安全、便捷地把用户送到目的地,完成既定任务。在运动过程中,轮椅既需要接受用户的指令,又需结合环境信息启动自身避障、导航等功能模块,与移动机器人不同的是,在使用过程中,轮椅与用户成为一个协同工作的系统。这就要求在设计之初就把人这个因素纳入考虑之中,所以,安全、舒适和容易操作应成为智能轮椅设计中最重要的因素;使用者身体能力的差异决定了智能轮椅需被设计为一个功能多元化,能满足多种层次需要的电子系统,而模块化最能体现系统多功能化的特征,每个用户都能根据其自身残障类型和程度选择适当的模块集成,且设计者可以在现有基础上通过增添功能模块,很方便地对轮椅功能进行改进。本文着重就智能轮椅模块化设计进行了阐述。
[模拟电子]
基于DSP的车载式压实度实时检测系统设计
引言 上世纪80年代后期,国内开始压实度计方面的研究,也曾开发出机载式压实度仪,由于采用数码管显示,没有采用先进的计算机技术,尽管成本低,但在实际应用中效果并不理想。仪器的实时性不强,显示值和实际测量值不能很好地对应。 在国内外现有检测方法的基础上,本文对现有的压实度测量系统进行了改进。采用了先进的DSP芯片作为主控制器,充分利用DSP的高速运算能力,达到了对被压实路面压实度的实时、准确测量。 工作原理 现代压路机按压实原理可分为静力式压路机、振动式压路机和冲击式压路机。其中,振动压路机是目前国内使用最广泛的一种压实机械,其主要由发动机、传动系统、操作系统、行走装置和机架构成。振动轮是从动轮,也是压实轮,其采用的是一种不平衡偏心
[应用]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved