1 电磁干扰(EMI)分析
1.1 电磁干扰的概念及途径
电磁干扰产生于干扰源,他是一种来自外部和内部的并有损于有用信号的电磁现象。干扰经过敏感元件、传输线、电感器、电容器、空间场等形式的途径并以某种形式作用,其干扰效应、现象普遍存在,形式各异,称之为传导干扰,他按带不带信息可以分为信息传导干扰源和电磁噪声传导干扰源两类。信息传导干扰源是指带有的无用信息对模拟通道的干扰。电磁噪声传导干扰源是指不带任何信息的电磁噪声对变频系统的干扰。
传导电磁干扰传输通道可以分为电容传导耦合(或称电场耦合)、电阻传导耦合(或公共阻抗耦合)及电感传导耦合(或互感耦合)。电容传导耦合是指干扰源和信号传输线(包括印制电路线)之间通过导线以及部件的电容互相交链而构成的电磁传导耦合。电阻传导耦合是指干扰源和信号传输线(包括印制电路线)之间通过公共阻抗上的电流或电压交链而构成的传导电磁耦合。电感传导耦合实质上是磁场耦合。
1.2 数字变频调速系统电磁干扰问题
数字变频调速系统中这3种情况都存在,电阻传导耦合和电感传导耦合的表现尤为明显,主要是参考地的设计、印制线路板的设计和高低压的隔离,模拟接口电路中易受到功率电路的影响。DSP的电磁兼容特性主要反映在管脚信号电气特性上。DSP的输入输出信号多数是数字信号,其外部接口电路也多数是数字电路,包括功率器件IPM也工作在开关状态,整个系统具有明显的数字电路特征,只有电流反馈环路是模拟信号,通过DSP的片内A/D转换器将模拟信号转成数字信号进行处理,再控制PWM的输出来实现闭环控制。在本设计中电磁干扰的表现具体分析为以下几点。
(1)瞬态脉冲干扰对数字电路的影响
数字信号处理器以二进制码为基础。用高、低电平来表示二进制数据,并通过各种电路来描述信号特征,从而达到控制对象的目的。瞬态脉冲干扰将严重地影响了数据传输和控制状态,对于数字电路本身虽然具有很强的抗干扰能力,但在高频率电路中易受到携带高能量的脉冲干扰,其干扰部位表现在时钟发生器、总线数据传输、PWM控制信号。IPM内部的IGBT高速工作在开关状态将产生很强的开关噪声,通过地线、电源线、分布电容、分布电感的耦合带入低压数字电路中,有时严重地干扰了TMS320F240数字信号处理器的运算,表现为失控、程序跑飞和死机。
(2)分布电感、电容对信号的影响
基于DSP控制的系统设计,控制部分通常选用TMS320F240EVM评估板,控制电路印制板的设计简化了很多,只有IPM驱动板的电路设计和印制板要仔细地分析信号间的分布电容、分布电感的影响。但要注意考虑的是评估板与驱动板间的信号总线分布电感的影响,他可能会造成信号的延时和加长PWM控制信号的上、下降时间,从而导致IPM模块中的上、下桥臂IGBT共通,这样将造成IPM模块不可恢复的永久损坏。
(3)电源对系统的影响
电源是多种干扰信号影响系统正常工作的途径,主要有以下几点影响:
内阻不可能为零,凡是共电源的部分其干扰信号都可以通过电源内阻互窜;电网线上是外部干扰(如:雷电、电磁发射)进入的渠道;电源负载的断开与接通将在电网上形成很大冲击,感性负载的冲击更为严重;电源本身将产生许多干扰信号,特别是IGBT高速开关产生的开关噪声。
干扰信号在系统中存在2种形态,即共模与串模干扰信号。在数字系统中常用此来表征干扰作用的存在,如图1所示。串模干扰又称正态干扰,他是指串联于信号回路中的干扰,产生于传输线的互感,其与频率有关,常用滤波和改善采样频率来减少。共模干扰又称共态干扰,是干扰电压同时加到两条信号线上出现的干扰,因此线路传输结构保持平衡能很好地抑制共模干扰。另外,消除地电流,能消除共模干扰,办法是一点接地或浮空隔离(用脉冲变压器、扼流圈或光电耦合器截断地电流)。
2 硬件抗干扰技术
2.1 电源系统的电磁兼容设计
电源系统包含低压辅助电源和主电源。低压辅助电源是指DSP及其相关的接口电路所需的+5 V,土12 V,和IPM驱动电路的4组+15 V隔离电源。主电源是指用于电机驱动可调速的AC/DC/AC电源,他与低压辅助电源相互隔离,不共地。电源系统采用的抗干扰措施有:
(1)电网输入的交流电应加EMI抑制滤波器,即由共态扼流圈L,电容C,电阻R组成的低通滤波器。他不仅能防止电网的串模、共模干扰信号进入电源,而且还有效地防止系统本身产生的干扰进入电网,有利于环保。
(2)IGBT大电流通断时,电路中伴有电压性和电流性的浪涌,由于du/dt,di/dt很大,故浪涌干扰信号的高频成分很高,在IPM电源输入端应并联小容量的高频电容,以消除寄生振荡。
(3)功率输入输出电源连接线采用绞线连接,这样能减小环路的电流产生电磁场的辐射。
(4)低压与高压利用互感器、光耦信号和地线隔离,以阻断共模干扰。按电源输出的干扰的持续时间Δt的不同来选择抑制对策;
Δt>1 s属于过电压、欠电压,停电干扰。采用不间断电源(UPS)和稳压的办法抑制;
Δt>10 ms属于浪涌、下陷、降出干扰,这类干扰电压的幅度大、变化快,不是烧坏系统就是形成振荡,需要用快速响应的浪涌吸收器、电压瞬态抑制二极管(TVS)来防止;
Δt为微秒级,属于尖峰电压干扰,由于持续时间短,一般不会烧坏系统,但能破坏DSP的源程序的运行,使逻辑功能混乱,信号线应远离干扰源和加屏蔽;
Δt为纳秒级,属于射频干扰,对DSP和数字信号的危害不严重,一般在IC的电源输入端加高频去耦电容即可。
2.2 接口电路的抗干扰措施
DSP的外围电路工作方式各不相同,速度也各有快慢,信息的交换受DSP数字信号处理器的控制。各种任务均由接口去完成,接口信号受到干扰将影响到系统的控制结果。接口的干扰又来自其相连接的传输线,包含了印制板的电路线设计和电路板与电路板间的连接。电路板与电路板间的连接最常用的传输线有扁平电缆、双绞线和同轴电缆等,从抗干扰的角度看,双绞线是一种抵抗电磁干扰性能较好的传输线,其相交的回路中两线的往返电流感应作用相抵消,因此作用距离达10 m,用于电源的输出和输入部分。DSP产生的PWM控制信号作用于IPM,采用光耦隔离,因为光耦的共模抑制比很高,有效地防止了控制电路和PWM变换器间的共模干扰,其原理图如图2所示。
2.3 总线的抗干扰措施
(1)采用三态门式的总线提高抗干扰能力。由于DSP总线的直流负载能力有限,如果不够,就需要通过缓冲器再与芯片相连接;
(2)总线上数据冲突的防止措施:CPU与随机存储器的连接是由总线收发器通过内部双向数据总线实现的,内部数据总线上会在某瞬间产生冲突,解决方法是缩小随机存储器存取数据的时间即缩小选通时间;
(3)克服总线上瞬间不稳定的措施:当两个相位相反的控制信号在时间上存在偏差时,一个由低电平变为高电平,而另一个还来不及由高电平变为低电平,两个均是高阻状态,这一瞬间如果总线的负载是TTL电路,他将因自身的泄漏电流使总线电压不稳定;若负载全是CMOS或NMOS,则有几百兆欧的断开状态,很容易耦合干扰。用上拉电阻连接到电源,使总线在此瞬间处于高电位,这样增强了总线的抗干扰能力。其上拉电阻常选择1Ω。
2.4 功率输出的电磁兼容设计
功率输出部分是由IPM、驱动电路和泵升电路组成的电源变换器。运用PWM算法,DSP产生的6组PWM信号通过光电耦合器的隔离传输,再通过IPM驱动电路控制IPM内部的IGBT开关工作。直流电源端加吸收电容,可以抑制开关噪声。在系统设计中应保证低压控制电路尽可能地远离功率电路,以保证低压地信号不受到电磁幅射和耦合。
2.5 印制电路板抗干扰措施
实践证明,印制电路板的设计对抗干扰和保证系统的工作稳定有重要影响。印制电路板加电后,印制线上的电流将产生电磁波辐射到空间,电路中的高速元件、晶体振荡器等器件也将产生电磁辐射。在高速处理的数字系统中,当2倍的延迟时间大于脉冲的上升沿或下降沿时,印制电路板中的数字信号传输线应当按分布参数的传输线的要求考虑匹配,如一般转换速度较快的TTL电路,印制线长度大于10 cm以上时就要加终端匹配措施。COMS电路的转换速度比较慢,印制线长度可放宽5~6倍。根据电磁辐射模型公式:
E=263×10-6(f2AI)/r
式中:E为印制电路板空间r处的辐射场强;f为印制电路板上的工作电流的频率;A为印制电路板上的环路面积;I为印制电路板上的电流。
由上式可以看出,减小f,A,I均可以降低印制电路板上的电场发射。为了更好地抑制干扰,印制电路板的设计中应考虑以下一些问题:
(1)布线原则:数字信号线和模拟信号线分开,强弱信号分开,直流电源线正交,发热元件应远离集成电路,磁性元件要屏蔽,每个IC芯片的电源端对地端要有去耦电容,引线要短;
(2)印制板的大小应适中,逻辑元件相互靠近,与易产生干扰的器件远离。印制电路板的接地线应尽量宽,这不仅仅是因为能减少损耗,而且也能减少线的电感分量,从而减小共模干扰。如果是双层布线或多层布线时应遵循电源和地为中间层、顶层和底层的电线相互正交,尽量少走平行线。
(3)印制电路板上电源输入端跨接10~100μF的电解电容,对易受电路中干扰信号影响和有暂态状陡峭变化电流的器件,其与地之间接入高频特性好的去耦电容,如RAM,ROM芯片动作时电流变化大,应在每片的电源端加O.01μF的陶瓷电容以旁路高频。
3 软件抗干扰技术
软件抗干扰既 能提高效能、节省硬件,又能解决硬件解决不了的问题。大量的干扰源虽然不能造成硬件的破坏,但却使系统的工作不稳定、数据不可靠、运行失常、程序“跑飞”,严重时可导致DSP的控制失灵、发生严重事故。由于故障是暂时、间歇、随机的,用硬件解决比较困难,而软件可借助以下的技术予以解决:
(1)利用陷阱技术防止干扰造成的乱序现象扩展下去;
(2)利用时间冗余技术,屏蔽干扰信号,即多次采样输入、判断,以提高输入的可靠性;利用多次重复输出来判断,提高输出信息的可靠性;重新初始化,强行恢复正常工作,以免I/O的输入输出不正常;查询中断源的状态,防止干扰造成误中断;在不需要的时间里屏蔽中断,以减少因干扰引起的误中断;
(3)容错技术:采用一些特定的编码,对数据进行检查,判断是否因存放受干扰,然后从逻辑上对错误进行纠正;
(4)指令冗余:对重要的指令可重复写多个;
(5)标志法:设特征标志、识别标志,常在内部数据区的保护中应用;
(6)数字滤波技术:主要针对模拟信号受到干扰。
上一篇:基于Altera FPGA的千兆以太网实现方案
下一篇:基于FPGA的SoftSerdes设计与实现
推荐阅读最新更新时间:2024-05-02 20:57