基于分布式算法的低通FIR滤波器

发布者:小熊掌心最新更新时间:2010-10-22 来源: 现代电子技术关键字:分布式算法  滤波器  FIR  A/D 手机看文章 扫描二维码
随时随地手机看文章
      0 引言

  传统数字滤波器硬件的实现主要采用专用集成电路(ASIC)和数字信号处理器(DSP)来实现。FPGA内部的功能块中采用了SRAM的查找表(lo-ok up table,LUT)结构,这种结构特别适用于并行处理结构,相对于传统方法来说,其并行度和扩展性都很好,它逐渐成为构造可编程高性能算法结构的新选择。

  分布式算法是一种适合FPGA设计的乘加运算,由于FPGA中硬件乘法器资源有限,直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算,设计了一种基于分布式算法低通FIR滤波器;利用线性相位FIR滤波器的对称性减小了硬件规模;利用分割查找表的方法减小了存储空间;采用并行分布式算法结构和流水线技术提高了滤波器的速度,在FPGA上实现了该滤波器。

  1 分布式的滤波器算法

  FIR滤波器突出的特点是单位取样响应h(n)仅有有限个非零值。对于一个N阶的FIR滤波器形式如下:

  在许多数字信号处理应用领域中,在技术上是不需要通用的乘法算法的。对于本系统可以通过Matlab中的fdatool工具根据设计要求设计出滤波器的系统函数h(n),那么乘积项h(k)×x(n-k)就变成了2个常数的乘法。无符号数的分布式算法和有符号数的分布式算法是分布式算法在FIR滤波器中的2种典型算法。

  1.1 无符号数的分布式算法设计

  由于FPGA为并行处理结构,所以假设x(n-k)数据宽度为L b,则由式(1)可表示为:  

  由式(1)、式(2)可以得到:  

  假设:  

  则式(1)可以表示为:  

  1.2 有符号数的分布式算法设计

  对于有符号数的补码表示为:  

  则由式(5),式(1)可得:  

  2 分布式的滤波器的软件实现

  从式(5)和式(7)可以看出,利用分布式算法实现一个N项乘积和,关键是如何实现式(4)中乘积项及各乘积项之和。

  在FPGA中可以预先设定一个N位输入的查找表来实现部分乘积项,即预先设定N阶滤波系统查找表,实现向量x(i)={x0(i),x1(i),x2(i),…,xN-1(i))到p(i)的一个映射。由于查找表的地址空间与阶数成指数关系(2N),完全用查找表来实现部分乘积项需要容量很大的存储器,这就需要占用巨大的资源,而且功耗增加、速度降低。因此为了减小设计规模,可以将一个大的查找表分为几个较小的查找表来实现。例如,本系统采用的8阶FIR滤波器,则用一个查找表来实现需要256(28)位地址空间的ROM,将8阶FIR滤波器分成两个4阶FIR滤波器实现,只需要2个16(24)位地址空间的ROM,这样大大地降低了设计规模和资源使用量。把输入x(i)作为地址,分为高四位和低四位地址进行查找。表1给出了8阶滤波系统的低四位地址x(i)与p(i)的映射关系。  

8阶滤波系统的低四位地址x(i)与p(i)的映射关系 www.elecfans.com

  本系统中滤波器系统函数采用Matlab中的fdatool工具,并根据设计要求采用了kaiser窗设计出滤波器的系统函数h(n),其采样频率为500 kHz,通频带带宽为100 Hz。设计的低通滤波器如图1所示。若需实现高通或带通滤波器,只需在设计时利用高通或带通滤波器代替低通滤波器即可。  

  利用Verilog硬件描述语言设计本系统软件,系统主要分为以下4个部分。包括顶层文件、A/D采样、算法实现和D/A转换。系统总体结构如图2所示。  

  由于FPGA频率为100 MHz,采用的ADC0809转换频率必须小于1 MHz,所以在顶层文件对系统时钟进行200分频,提供外围所需时钟。然后对各模块进行例化,使之成为完整的系统。

  对A/D采样输入3位地址,并使ALE=1,将地址存入地址锁存器中。此地址经译码选通8路模拟输入之一到比较器。START上升沿将逐次逼近寄存器复位。下降沿时启动A/D转换,之后EOC输出信号变低,指示转换正在进行。直到完成A/D转换,EOC变为高电平,指示A/D转换结束,结果数据已存入锁存器,这个信号可用作中断申请。当OE输入高电平时,输出三态门打开,转换结果的数字量输出到数据总线上。CLK为时钟输入信号线。由顶层文件的分频时钟提供500 kHz时钟,对信号进行采集。

  算法主体的实现主要由以下几个部分组成:数据接收存储、数据选择器、2个存储器、加法和控制部分。

  数据接收是在每个时钟下降沿时检测转换完成信号,如果完成,则存入对应的存储器中,对于N阶的系统,就需要存储N个数据等待处理。然后利用数据选择器依次选择各个数据,对数据的每一位进行检测和提取,组成算法中所需要的数据。在控制信号的作用下利用累加器对数据叠加、移位处理即可实现。

  最后,FPGA向DAC0832的数据输入口(D10~D17)输送数据。提供DAC0832数据锁存允许控制信号ILE,高电平有效。提供DAC0832控制信号(CS:片选信号;Xfer:数据传输控制信号;WRl、WR2:DAC寄存器写选通信号),低电平有效。

  3 仿真实验、工况信号测试实验

  基于分布式算法低通FIR滤波器选用xilinx公司的virrex-Ⅱpro器件,在isel0.1下进行设计。利用modelsim 6.5对滤波器进行仿真。系统采用频率为500 kHz的分频时钟,在FPGA中产生一个高频方波和一个低频锯齿波信号,并对两个信号进行叠加。叠加后的信号作为输入,对应图中DIN,经过系统处理后输出结果对应图中RESULT,仿真结果如图3所示。  

  由图3中可以看出,本系统存在相位偏移和滤波后依然存在杂波信号的缺点,相位偏移主要是由滤波处理滞后于输入引起的,比较稳定且偏移较小,一般情况下可以忽略;杂波信号由系统阶数较低和系数量化误差引起的。实际应用中可根据情况选择适当阶数的滤波器和提高采样频率予以解决。

  工况信号测试实验。由信号发生器同时产生一个50 Hz低频信号和一个5 kHz高频信号,然后对两个信号进行叠加,作为被测的工况信号。被测的工况信号经过A/D转换、滤波处理、D/A转换,然后在示波器中显示,如图4所示。输出波形中过滤掉了高频信号部分,同时低频信号能够通过该滤波器。由图4中可以看出,滤波处理后与实际信号还存在一定的误差。误差主要是由于算法中采用了低阶滤波器、系数量化误差、器件精度低等原因所致,该误差可以控制在允许范围,还可以通过选择高精度的器件和增加滤波器的阶数得以提高。  

  4 结语

  实验结果表明,基于分布式算法低通FIR滤波器的优点是工作可靠,滤波精度较高,且具有占用资源少,运算速度快。在资源允许的条件下可根据实际应用任意确定滤波器的字长和阶数,在高速数字信号处理领域可以得到很好的应用。

关键字:分布式算法  滤波器  FIR  A/D 引用地址:基于分布式算法的低通FIR滤波器

上一篇:Altera Stratix V或四季度由TSMC正式试产
下一篇:FPGA交期缩短证明半导体需求走缓

推荐阅读最新更新时间:2024-05-02 21:10

视频滤波器选择策略
集成式视频滤波器在开始问世时价格非常昂贵,是一种主要面向视频广播应用、性能极高的元件,后来才逐渐发展为适用于机顶盒等成本敏感的消费电子方案。首款主流集成式视频滤波器于1990年代初期面世,首先用在定向广播卫星机顶盒(direct broadcast satellite set-top box)和有线机顶盒中。那么,视频滤波器的作用是什么?其一,是可以作为视频处理器输出端上数模转换器之后的重建滤波器;其二是在机顶盒和DVD设备中用作视频处理器输入端上的抗混叠滤波器(anti-aliasing filter)。 以往,视频滤波器的选择十分容易,只需考虑输出数量既可:一般复合视频(CVBS)采用一个滤波器,S-video采
[手机便携]
基于ARM平台的数字滤波器的软件实现方法
数字滤波器作为语音与图象处理、模式识别、雷达信号处理、频谱分析等应用中最基本的处理部件,现已成为最常用的工具之一。它既能满足滤波器对幅度和相位特性的严格要求,又能避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。而对于具有线性相位特性的滤波问题,设计时一般都选择FIR滤波器。 相对于窗函数法和频率设计法,在将理 数字滤波器作为语音与图象处理、模式识别、雷达信号处理、频谱分析等应用中最基本的处理部件,现已成为最常用的工具之一。它既能满足滤波器对幅度和相位特性的严格要求,又能避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。而对于具有线性相位特性的滤波问题,设计时一般都选择FIR滤波器。 相对于窗
[单片机]
基于ARM平台的数字<font color='red'>滤波器</font>的软件实现方法
基于单片机的高精度PWM式12位D/A转换器设计
   .前言   在用单片机制作的变送器类和控制器类的仪表中,需要输出1—5V或4—20mA的直流信号的时候,通常采用专用的D/A芯片,一般是每路一片。当输出信号的精度较高时,D/A芯片的位数也将随之增加。在工业仪表中,通常增加到12位。12位D/A的价格目前比单片机的价格要高得多,占用的接口线数量也多。尤其是在需隔离的场合时,所需的光电耦合器数量与接口线相当,造成元器件数量大批增加,使体积和造价随之升高。如果在单片机控制的仪表里用PWM方式完成D/A输出,将会使成本降低到12位D/A芯片的十分之一左右。我们在S系列流量仪表中采用了这种方式,使用效果非常理想。下面介绍一下PWM方式D/A的构成原理。    .电路原理   一
[单片机]
基于单片机的高精度PWM式12位<font color='red'>D</font>/<font color='red'>A</font>转换器设计
可编程逻辑器件在高准确度AD转换器中的应用
1 引 言      可编程逻辑器件(PLD)是当今国际上流行的新一代数字系统逻辑器件。它主要是一种“与-或”两级式结构器件,除了具有高速度、高集成度性能之外,其最大的特点就是用户可定义其逻辑功能。因此PLD能够适应各种需求,大大简化系统设计,缩小系统规模,提高系统可靠性,受到广大工程技术人员的青睐。      可编程逻辑器件种类繁多,性能各异,主要有以下几种基本类型:可编程只读存储器(PROM),现场可编程逻辑阵列(FPLA),编程阵列逻辑(PAL),通用阵列逻辑(GAL)。通用阵列逻辑GAL(Generic ArrayLogic)是新一代的可编程逻辑器件,是采用先进的E2CMOS工艺制造的大规模集成电路,是新产品设计的理想器件
[嵌入式]
“中国纳米谷”5G射频滤波器二期项目扩产动工
2月21日,黄埔区、广州开发区举办“奋进‘十四五’启航新征程—第一季度重大项目集中签约动工活动”。活动上,72个新投资动工项目、31个签约项目进行了集中展示,涵盖战略性新兴产业、集成电路、新型显示等类别。 其中,在集成电路领域,胜科纳米将在知识城建立国内最顶尖的半导体分析测试平台,开展芯片材料、可靠性等检测服务,填补集成电路检测的重要一环。 由中国科学院院士赵宇亮领衔的“中国纳米谷”重磅项目5G射频滤波器也在当天迎来二期扩产动工。项目拥有滤波器自主知识产权,建设包括晶圆前道、后道产线,将进一步扩大生产5G声表面波滤波器,助力解决5G通信射频前端的国家关键技术问题。 此外,富乐德在该区启动建设半导体及TFT设备精密再生修复工厂,
[手机便携]
STM32F107 CAN滤波器设置解析
该部分程序如下: CAN_FilterInitStructure.CAN_FilterNumber=14; //选择滤波器组,共14个 CAN_FilterInitStructure.CAN_FilterMode=CAN_FilterMode_IdMask; //过滤模式,选择位屏蔽模式而不是标识符列表模式 CAN_FilterInitStructure.CAN_FilterScale=CAN_FilterScale_32bit;//1个32位寄存器 CAN_FilterInitStructure.CAN_FilterIdHigh=(((u32)0x4321 3)&0xFFFF0000) 16;//要过滤的ID高位 CA
[单片机]
STM32F107 CAN<font color='red'>滤波器</font>设置解析
基于A/D转换器IC层叠并联实现通道倍扩展
1引言 A/D转换器是数据采集中常用的模/数转换器件,对于具有检测功能的智能仪表来说,设计者总希望在硬件电路板的最小面积内获得更多的检测通道。本文以MCS-51和ADC0804接口为例,在不增加A/D转换单元电路板面积的基础上通过三片ADC0804的IC(集成电路)层叠并联,使其模拟电压输入通道增加两倍,从而降低了硬件成本。 2A/D转换器IC层叠并联的构思 ADC0804是常用的8位COMS逐次逼近寄存器、三态锁定输出、20脚双列直插、典型转换时间为100μs的A/D转换器。A/D转换器IC层叠并联是将三片同型号、同生产厂家、同批生产、测试完好的ADC0804芯片层叠并联,每片按引脚号一一对应焊接(模拟量输入VI+引脚和/C
[单片机]
基于<font color='red'>A</font>/<font color='red'>D</font>转换器IC层叠并联实现通道倍扩展
德州仪器推出业界首款具有集成滤波器与 HV 同步功能的三通道视频放大器
高集成度特性可简化设计并节省板级空间与系统成本 2006 年 10 月 25日,北京讯 日前,德州仪器 (TI) 宣布推出首款具有集成滤波器的视频放大器,该器件能够在同一芯片上同时处理模拟 RGB 信号与数字水平与垂直 (HV) 同步信号。 与针对多种应用的传统放大器解决方案相比,这款新器件能够节省高达 80% 的板级空间,这些应用包括视频投影仪、专业视频、广播视频、计算机显示器、传统与数字电视系统等。此外,设计人员还可通过所有功能的 I2C 可编程性,获得更高的性能与最大的灵活性。(更多详情,敬请访问: www.ti.com/sc06174。)    THS7327 集成了三个模拟视频通道
[新品]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved