802.11B的无线网卡在DSP系统中的实现

发布者:创意探险最新更新时间:2010-12-22 关键字:无线局域网  TNETll00B  DSP  基带信号  调制解调 手机看文章 扫描二维码
随时随地手机看文章

  引 言

  无线局域网是指以无线信道作为传输媒介的计算机局域网;无线网络是有线联网方式的重要补充和延伸,并逐渐成为计算机网络中一个至关重要的组成部分,广泛应用于需要可移动数据处理或无法进行物理传输介质布线的领域。随着IEEE802.11无线网络标准的制定与发展,使无线网络技术更加成熟与完善;能够给用户提供更加安全可靠、移动、高效、远距离的网络互联方案,并已成功应用于众多行业。无线网络的强大加密技术和极低的辐射以及可以自由架设的2.4 GHz自由频段,可使无线网络得到进一步发展。下面介绍一种在嵌入式数字信号处理器(DSP)OMAP5912上实现无线网络802.11B的方法。DSP对PC机数据或者直接采样语音信号,通过无线网络传输,实现数据通信。由于系统以DSP为核心,使得无线网络的数字信号处理更加方便,可以较方便地实现数据加密、信号压缩等较复杂的算法。

  1 无线网卡模块TNETll00B

  无线信号的收发采用无线网卡模块TNETll00B实现。TNETll00B是TI公司最近推出的遵循802.11B通信标准的无线信号收发芯片。

  TNETll00B的内部功能如图1所示。TNETll00B主要由射频信号处理单元、基带信号处理单元、中间接入控制单元以及嵌入式CPU、RAM、主机硬件接口、时钟管理模块等多个部分组成。

  

TNETll00B的内部功能

  射频信号处理单元实现无线信号的接收和发送。集成有1个8位22MHz的模数转换器AD和1个10位44MHz的数模转换器DA。AD/DA都具有自动增益控制功能,DA还具有功率控制功能。射频信号处理单元还提供可调的参考时钟,为AD的全速、半速时钟或者其1/4分频时钟,分别对应为22 MHz、11MHz和5.5 MHz。

  基带信号处理单元实现基带信号的调制解调,支持IEEE Std的802.11B协议。基带单元的数据速率可以和射频单元的时钟一致,也可以设置成较低的1 Mb/s或者2 Mb/s。较低速率下的基带信号为了和射频单元进行通信,发送数据时采用插值滤波,使得低速率信号变成高速率信号;同样,接收数据时采用抽取滤波,使得高速率信号变成低速率信号。

  中间接人控制单元完成射频单元和基带单元与处理器的逻辑控制,处理器、RAM、时钟以及与外设硬件接口的控制。处理器为44 MHz主频的ARM7TDMI嵌入式处理器,RAM容量为64 KB,可以动态分配接收和发送数据所占用的块。接人单元响应硬件产生的应答ACK、请求发送RTS、清除发送CTS等Modem命令。接人单元还具有对接收数据包的解析功能,具有64、128或者256位的加密/解码密钥注入功能。

  主机硬件接口支持33 MHz的PCl2.2协议或者USBl.1接口,数据通信可以使用DMA后台方式传输。为了支持USB接口,TNETll00B专门配有1个48 MHz的时钟接口。此外,为了嵌入式CPU保持实时时钟,TNETll00B配有sleep时钟接口。该时钟信号需要配置电池。这样系统在断电情况下,依靠电池仍然保持准确的时钟信号。实时时钟在电池情况下功耗极低,功耗为12μW。

  引 言

  无线局域网是指以无线信道作为传输媒介的计算机局域网;无线网络是有线联网方式的重要补充和延伸,并逐渐成为计算机网络中一个至关重要的组成部分,广泛应用于需要可移动数据处理或无法进行物理传输介质布线的领域。随着IEEE802.11无线网络标准的制定与发展,使无线网络技术更加成熟与完善;能够给用户提供更加安全可靠、移动、高效、远距离的网络互联方案,并已成功应用于众多行业。无线网络的强大加密技术和极低的辐射以及可以自由架设的2.4 GHz自由频段,可使无线网络得到进一步发展。下面介绍一种在嵌入式数字信号处理器(DSP)OMAP5912上实现无线网络802.11B的方法。DSP对PC机数据或者直接采样语音信号,通过无线网络传输,实现数据通信。由于系统以DSP为核心,使得无线网络的数字信号处理更加方便,可以较方便地实现数据加密、信号压缩等较复杂的算法。

  1 无线网卡模块TNETll00B

  无线信号的收发采用无线网卡模块TNETll00B实现。TNETll00B是TI公司最近推出的遵循802.11B通信标准的无线信号收发芯片。

  TNETll00B的内部功能如图1所示。TNETll00B主要由射频信号处理单元、基带信号处理单元、中间接入控制单元以及嵌入式CPU、RAM、主机硬件接口、时钟管理模块等多个部分组成。

  

TNETll00B的内部功能

  射频信号处理单元实现无线信号的接收和发送。集成有1个8位22MHz的模数转换器AD和1个10位44MHz的数模转换器DA。AD/DA都具有自动增益控制功能,DA还具有功率控制功能。射频信号处理单元还提供可调的参考时钟,为AD的全速、半速时钟或者其1/4分频时钟,分别对应为22 MHz、11MHz和5.5 MHz。

  基带信号处理单元实现基带信号的调制解调,支持IEEE Std的802.11B协议。基带单元的数据速率可以和射频单元的时钟一致,也可以设置成较低的1 Mb/s或者2 Mb/s。较低速率下的基带信号为了和射频单元进行通信,发送数据时采用插值滤波,使得低速率信号变成高速率信号;同样,接收数据时采用抽取滤波,使得高速率信号变成低速率信号。

  中间接人控制单元完成射频单元和基带单元与处理器的逻辑控制,处理器、RAM、时钟以及与外设硬件接口的控制。处理器为44 MHz主频的ARM7TDMI嵌入式处理器,RAM容量为64 KB,可以动态分配接收和发送数据所占用的块。接人单元响应硬件产生的应答ACK、请求发送RTS、清除发送CTS等Modem命令。接人单元还具有对接收数据包的解析功能,具有64、128或者256位的加密/解码密钥注入功能。

  主机硬件接口支持33 MHz的PCl2.2协议或者USBl.1接口,数据通信可以使用DMA后台方式传输。为了支持USB接口,TNETll00B专门配有1个48 MHz的时钟接口。此外,为了嵌入式CPU保持实时时钟,TNETll00B配有sleep时钟接口。该时钟信号需要配置电池。这样系统在断电情况下,依靠电池仍然保持准确的时钟信号。实时时钟在电池情况下功耗极低,功耗为12μW。

  2系统硬件结构

  整个系统由OMAP5912、TNET1100B、音频AD/DA、人机接口、PC机以及Flash组成,硬件连接如图2所示。图2中,13SP是核心控制单元;音频AD用于将采集的模拟语音信号转变成数字语音信号;音频DA将数字语音信号转换成模拟语音信号。FLASH_1保存DSP所需要的程序,供DSP上电调用;FLASH_2保存TNETll00B所需要的程序,供TNETll00B上电调用。DSP和PC机之间使用HPI口,使用PCI桥芯片,实现和PC机的连接。

  

系统硬件结构

  PC机发送的数据包可以直接在PC上完成数据的压缩、交织以及编码等数据处理,OMAP5912负责传送数据。对OMAP5912直接采样的语音信号,基于WiFi的语音传输,(VoWiFi)要求数字化的语音信号必须以数据包的形式通过无线网络传输,为此OMAP5912必须实现数据组包处理算法。此外,无线网络要求语音数据必须在规定的时间间隔内传送出去,一般最长的时间间隔为20ms。这样语音信号到目的地后,目的网卡才有足够的时间进行拆包并最终形成语音数据实时播放出去。无线网络的结构必须保证数据包的丢失、延迟以及误码在规定的门限以下。在802.ll的升级协议中,还要求了新的服务质量协议、允许控制协议、快速漫游协议、智能安全协议以及无线资源管理协议等各种新的算法。这些均由OMAP5912中的嵌入式ARM处理器完成。

  3 TNETll00B和OMAP5912的硬件设计

  TNETll00B和OMAP5912的连接是系统硬件连接的关键,具体连接如图3所示。使用OMAP5912的EMIFS接口连接TNETll00B。EMIFS是OMAP5912的慢速外部存储器接口(External Memory InteRFace SlOW),可以方便地和外部Flash、异步SRAM等设备连接。系统的TNETll00B模块遵循802.llB协议,其最高数据传输速率为11 Mbps。OMAP5912的EMIFS接口满足其速度要求。

  具体连接

  在TNETll00B和OMAP5912的EMIFS连接图中,TNETll00B作为OMAP5912的外部16位从异步设备。由于OMAP5912的内部数据总线宽度为32位,而TNETll00B的数据总线宽度为16位,为此,

  将每32位数据分成2个16位数据传输,使用BE0和BEl引脚区分当前传输的是高16位还是低16位。通信时,使用第20位地址线ADD20和片选信号CSl参与字节信号的译码,具体的译码电路如图4所示。译码电路直接使用逻辑器件实现,也可以使用CPLD实现。此外,当TNETllOOB有数据上传时,使用CINT引脚发送中断信号到OMAP5912,OMAP5912根据当前自身的工作情况处理和TNETll00B的通信;OMAP5912也可以使用通用I/O引脚控制TNETll00B的复位信号,当连续多次未收到TNETll00B的响应信号时,OMAP5912可以软件复位TNETll00B,从而避免通信的互锁现象。此外,OMAP5912使用通用I/O引脚控制TNETll00B的CPD(Card Power Down)信号,可以在无数据通信时.控制TNETll00B进入低功耗状态。

  

译码电路

  4 TNETllDOB和OMAP5912的软件设计

  OMAP5912和TNETll00B的数据通信流程如图5所示。系统初始化后,OMAP5912判断当前是否有数据读写。数据的读是通过判断是否有挂起的硬件中断;数据写是通过判断上层程序是否有数据发的软件中断。无数据读写情况下,OMAP5912将定期发送测试命令到TNET1100B,以便确定TNETll00B在正常工作;也可以根据需要,将TNET1100B设置到低功耗状态。如果读取数据的校验错误较多,表明当前无线通信的信道噪声很大或者TNETll00B的总线被干扰出现紊乱。OMAP5912将软件复位TNETll00B模块,使得TNETll00B重新设置总线,避免在低信噪比情况下多次重复发送同样的数据,减小无效通信时间。

  数据通信流程

  5总 结

  使用OMAP5910的EMIFS接口连接无线网卡接口TNETll00B,可实现802.llB协议的无线数据收发。使用TNETll00B模块实现射频信号处理、基带信号处理以及中间接入控制,可使系统结构简单、实现方便。由于采用具有DSP核的处理器,系统还可以方便地应用各种数据信号处理算法。

关键字:无线局域网  TNETll00B  DSP  基带信号  调制解调 引用地址:802.11B的无线网卡在DSP系统中的实现

上一篇:一种基于FPGA的CAN总线通信接口的设计
下一篇:FPGA的TCP/IP通信协议与Matlab通信系统研究

推荐阅读最新更新时间:2024-05-02 21:13

嵌入式DSP设计中的功耗优化
对基于数字信号处理器(DSP)的系统而言,优化功耗是一项重要但往往难以实现的设计目标。现在,基于DSP的设备常常把以往各自独立的多个应用结合起来,每一个应用都可能有多个工作模式。要得到这样一个设备的功率分布是非常困难的一件事,更遑论整个复杂的系统。设计人员需要获知尽可能多的最佳信息,以及能够帮助他们优化特定应用之功耗的技术和工具。 幸运的是,近年来,在DSP芯片的设计和制造工艺方面,都在不断推出更先进的功耗降低方法。现在的片上功率优化技术能够提供更多的精细控制和更多的省电模式,以及关于处理器功耗的更完整的信息。更新型的DSP开发工具使设计人员得以更深入透彻地了解系统的功率消耗方式,并通过片上硬件来提供功耗降低技术。
[嵌入式]
嵌入式<font color='red'>DSP</font>设计中的功耗优化
CEVA-XM4图像和视觉DSP获得Linley Group评为“2015年最佳处理器IP”
CEVA公司宣布其第四代图像和视觉DSP产品CEVA-XM4 智能视觉处理器,已经被半导体行业权威分析机构Linley Group评为 2015年最佳处理器IP 。 Linley Group 最佳处理器IP 奖项涵盖了类别广泛的各种可授权处理器内核,包括CPU、DSP、GPU、VPUs和 NOCs。获奖者由该机构的技术分析师团队推选出他们认为针对目标应用性能、功耗和面积表现最卓越的产品。 在评选CEVA-XM4为2015年优胜者时,Linley Group 指出: 我们认为CEVA-XM4较其他可授权的视觉处理器能提供更优越的性能,XM4 可以运行计算机视觉研究人员使用 Nvidia 的 Cuda 并行计算平台开发出的相同
[嵌入式]
展望未来 多核DSP技术不仅仅是小把戏
  “多核DSP”也许对大多数人而言并不是个陌生的概念,早在几年前,为了提升性能、降低功耗,在处理器中增加内核已经成为计算和嵌入式处理器产业的标准作法。   然而,正当多内核技术在处理器领域发展得红红火火之时,多核DSP似乎显得不瘟不火,还仅仅停留在无线基础设施应用上。   多核DSP之困   正如多核技术被计算应用广泛采纳一样:以更低的功率提供更高的性能驱使DSP技术必须“一次又一次打破性能藩篱”。“要么是单板面积受限,要么是处理能力受限,越来越多的客户需要更高的处理平台,”德州仪器中国区DSP业务开发经理郝晓鹏对电子工程世界如是说。   用户的需求是多种多样的。在通信基础设施的信号处理中,无论是语音用户、数据用户还是多
[嵌入式]
TS101S型DSP与PCI总线的简易接口设计
1 引言 DSP+PCI数字信号处理方案可利用PC的强大功能实现对DSP的操作控制、数据分析和操作监视等。例如系统无需再有专门的人机界面(如键盘、监视屏),只需将数据上传至PC中显示即可。也可将PC作为主控机实现对数据流上下行的控制和工作模式选择等。DSP+PCI方案能充分满足数字图像、语音处理、高速实时数据处理等领域的应用,为DSP系统的低成本实现提供了解决方案。 2 TS101S型DSP介绍 本系统采用美国Analog Device公司的高性能TIGER SHARC 101S(简称TS101S)作为主处理器。TS101S处理器劫持32bit和64bit浮点,以及8、16、32和64bit定点处理。它的静态超量结构使其每周期
[嵌入式]
英特尔宣布出货首款多模、多频段商用4G LTE调制解调
2013年10月30日——英特尔公司今天宣布,其多模、多频段4G LTE解决方案实现商用。目前,在亚洲和欧洲上市的LTE版三星GALAXY Tab 3(10.1)*平板电脑即采用了英特尔® XMM™ 7160平台。 英特尔还扩展其4G LTE网络解决方案套件,为支持4G网络的平板电脑、超极本和二合一设备提供PCIe(PCI Express)接口的 M.2模块,并且推出了集成射频(RF)收发模块SMARTi m4G。这些新产品确保设备制造商更加轻松、高效和经济地在其产品设计中添加高性能无线连接。 英特尔公司副总裁兼移动通信事业部总经理贺尔友(Hermann Eul)表示:“随着全球LTE网络部署的快速扩展,4G连接将成为
[网络通信]
CAN总线在基于DSP 的逆变器并联运行控制中的应用
引 言     采用模块化的逆变电源并联运行构成大容量的备用电源系统具有一系列优点:首先从使用者的角度来看,第一是扩容方便,因而在系统设计选型时可以比较随意;第二是维护简便,当某个模块发生故障时只需用新模块将其替换下来即可,而不影响系统的输出,因而在使用过程中可以节约人力物力。其次从生产者的角度来看,标准化的模块便于生产的规模化,从而更容易降低产品的设计、生产和调试成本,提高竞争力。 1 逆变器并联运行控制的方法   逆变器是直流输入、交流输出的电能变换器。多个逆变器并联运行时必须保证各逆变器的交流输出电压保持严格的同频率、同相位和等幅值,否则就会在不同逆变器之间产生环流,从而降低系统的输出容量,甚至烧毁逆变器。然而,绝对的同频
[嵌入式]
基于ADmC812和DSP的实时数据采集系统设计
引言 ADmC812是ADI公司的以8051(8052)内核为控制核心的新型微转换器。由于ADmC812内部集成了大量的外围设备。它本身就是一个完全可编程、自校准、高精度的数据采集系统,可以取代传统的MCU+A/D+ROM+RAM高成本、大体积产品,尤其是它的高精度和高速度A/D模块,特别适应于智能传感、瞬时获取、数据采集和各种通信系统。但是,对于需要采集数据量大、运算复杂、实时性又要求较高的场合,由于在结构和速度上的限制,往往是无法满足要求的。本文针对这种情况,提出了基于ADmC812和DSP的数据采集系统。在这个系统中,ADmC812作为主机,完成ADC、DAC、显示、键盘等功能,而DSP作从机,专注于复杂的数据运算,两者通过通
[应用]
DSP+CPLD空间瞬态光辐射信号实时探测系统
     探测系统对输入的空间瞬态光辐射信号进行实时识别处理,反演估算出空间瞬态信号能量大小并报告发生时刻。采用DSP+CPLD的数字处理方案,利用dsp的高速数字信号处理特性及cold的复杂逻辑可编程特性,可实现对瞬态信号的实时识别和处理。其中用cpld实现a/d变速率采样,解决了嵌入式系统线路板面积有限与实时处理需要大容量存储空间的矛盾。   实时处理我国现役空间瞬态光辐射信号探测系统中,老型号较多,大部分没有配备自动检测和录取设备。空间瞬态信号的录取、数据的处理和上报大多由人工进行,难以胜任复杂环境下快速、准确录取信号以及气象情报入网的要求。为适应现代化气象分析的要求,采用dsp+cpld的方式将极大地提高现有空间瞬态信
[工业控制]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved