基于多DSP互联技术的频谱监测仪研究

发布者:MagicGarden最新更新时间:2014-04-26 来源: 互联网关键字:FPGA  频谱监测仪  多DSP互联 手机看文章 扫描二维码
随时随地手机看文章

随着微波技术的广泛发展,空间和地面电磁环境越来越复杂,无线电频谱资源作为公共资源的一种,需要频谱管理部门进行有效的分配和监控。特别是在频带日益拥挤、自然和人为干扰日益增大的情况下,频谱监测系统有必要进行监测,检测存在的干扰,以便采取措施将影响降至最低,确保频谱资源得到合理的利用。

电磁频谱监测分析仪是应对当前电磁信号频谱检测挑战,兼备高分辨率和高搜索速度的检测设备。频率分辨率的提高意味着幅度检测灵敏度和频率分辨能力双提升、因此其高分辨率、高速扫描的特点意味着在电磁信号检测领域拥有强大的检测效率。本系统采取了基于FPGA,DDR2内存卡和多DSP的信号高速存储及处理,多模式多窗口信号检测,多域信号分析的技术路线,是一台性能很高、功能较为强大的电磁信号检测分析仪器,有着传统检测仪器无法比拟的优点和广泛用途。

 

1 系统硬件方案

频谱监测分析仪系统组成包括了超外差信号接收,强大的中频信号采集处理系统,以及内嵌计算机系统这三大主要部分。超外差信号接收包括射频通道、微波驱动、本振合成,信号经过三次变频,变频到采样中频,中频采集处理系统基于软件无线电设计思想,包括中频电路、数字中频及存储单元、多DSP并行信号处理。内嵌计算机操作系统为Windows XP,是整机软件的载体,并可配置外接设备。整机原理框图如图1所示。


图1 系统组成框图

2系统软件设计

2.1平台和开发环境

本系统拟采用测试仪器行业主流的Wintel架构搭建控制平台,主控制器采用高性能CoreDuo双核处理器,选用Windows XP作为软件运行平台,充分满足用户的使用习惯以及数据资源共享的需要;整机软件开发环境采用了VS2005集成开发环境,并利用VisualSourceSafe进行团队化开发管理。

2.2数据处理模块设计

数据处理模块主要是对信号进行采集,然后将数据送入计算机。数据处理模块的核心工作就是把所要采集的信号进行量化和采集。该模块的详细软件设计如图2所示。

图2 数据处理模块软件设计流程图

2.3用户接口和界面设计

本系统设计了扫描检测和多域分析(内含调制识别)两种主要的测量功能,对于每种测试功能,均可在操作界面固定位置激活参数测试向导,并通过下拉式菜单、快捷按钮、传统菜单和众多的对话框实现和用户的友好交互,用户可以定制参数测试方法后储存为参数测试解决方案,后续使用时可以直接调用该解决方案,实现一键化测试、测试参数报表方式灵活可选,以便更加贴近不同需求。

2.4控制和数据传输接口设计

在本系统中,数据采集与传送速率高达几十兆字节/秒,要求整机具备USB、LAN、GPIB、并口、串口等各种通信协议,支持1024×768的TFT显示及LVDS接口,支持可配置的打印方案,支持海量/移动存储设备,需要实现对数字中频模块、模拟电路模块、专用外设以及通用外设的控制,这其中有高速处理器件,海量存储器件,部分功能I/O中使用慢速或者串行器件,如果采用单一制式的总线进行接口设计显然是不合理的,这里采用的是PCI、USB、自定义仪器控制总线相结合的复合总线形式。3系统主要技术的实现


3.1高速数据采集PCB设计技术

一个理论上完善的系统设计,在实现时很难达到理论设计的要求,这是因为实际存在的各种干扰都对电路有影响,而且还要处理好地线排布、电源去耦、信号传输线的反射等实际问题。下面是针对这些问题本项目采用的一些设计技巧:避免走线的直拐角,尽可能地用45°走线或弧线;尽可能少用过孔,因为每一个过孔都是一个阻抗不连续点;尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线。>电源线>信号线;信号间的串扰对相邻平行走线的长度和走线间距极其敏感,因此相邻走线层的信号线的总体走线方向一般要互相垂直,在同一走线层上尽量使高速信号线与其他平行信号线间距拉大,平行长度缩小;在优化布局的基础上,尽量缩短高速信号的长度,控制信号组延迟的一致性是布线时的重要任务;不用桩线,因为任何桩线都是噪声源,如果桩线短,可在传输线的末端端接就可以了,如果桩线长,会以主传输线为源,长生很大的反射,使问题复杂化。

3.2多DSP互联技术

为了提高信号处理速度,采用多DSP处理器,采用的DSP型号为ADI公司的ADSP-TS20IS.本系统采用3个高性能DSP高速处理,其中2个为信号处理DSP,1个为管理DSP.作为2个信号处理DSP,分时接收前端A/D的采样数据,然后进行数字并行滤波器组处理提取信号的频率信息、功率信息、带宽信息,2个DSP的处理结果送给管理DSP.管理DSP是数据处理层和数据管理层之间的纽带,负责协同多DSP处理系统的工作,本系统采用的多DSP连接框图如图3所示。

图3 多DSP连接框图

3.3能量检测技术

阈值设定和计算是进行信号能量检测的前提和关键,用户监测分析频率范围比较窄的情况下可以采用电平阈值方式,电平阈值作为单一电平设定和使用比较简单方便,但在频段较宽的情况下,电平阈值无法有效完成多个波段同时扫描的情况下较小电平信号的监测,为此设计了自动阈值算法(见图4),自动阈值由软件根据频谱数据自动计算背景噪声功率,并通过加一个偏移值,很好的把噪声和信号区分开。


图4 自动阀门门限算法

4系统功能的实现

本文设计的频谱监测分析仪各种功能都已经实现,几个功能实现界面如图5,图6所示,在频谱监测中发挥了重要作用。



图6 能量检测

5结论

本文设计了一个频谱监测分析仪的总体方案,即由超外差信号接收,强大的中频信号采集处理系统以及内嵌计算机系统这三大主要部分组成。在设计总体方案的同时,给出了实现此总体方案的几个关键技术。实践证明,该频谱监测系统具有高分辨率、高速度搜索、高速存储及处理的特点,有良好的应用前景。

关键字:FPGA  频谱监测仪  多DSP互联 引用地址:基于多DSP互联技术的频谱监测仪研究

上一篇:基于DSP和ARM的音频处理系统设计
下一篇:Google模组化智能手机采用莱迪思FPGA

推荐阅读最新更新时间:2024-05-02 23:04

使用Xilinx的Spartan-6 FPGA作DDR芯片测试
目前广泛使用的计算机内存芯片是DDR(双倍数据率同步动态随机存储器) 。它的最新品种DDR3单片容量已经可以达到2Gb以上,数据率可以达到1.6Gb/s以上 ,因此如何快速准确判定DDR芯片的好坏(功能测试)就很必要。 由于DDR这类芯片的设置和读写时序相当复杂,要在其性能所达到的高速条件下对其进行测试,许多人选用的技术方法是:直接把它们放到计算机的内存专用插座上,编一个相应的程序去进行测试。这不失为一种最简单的选择。但由于在测试过程中,计算机读取相应的指令还要花费不少时间,所以在芯片容量越来越大的情况下,这并不是一个好方法。 使用FPGA,将测试软件变成硬件,做成DDR专用测试工具,是提高测试效率的较好的选择。一开始设
[嵌入式]
降低FPGA功耗的设计技巧和ISE功能分析工具
    新一代FPGA的速度变得越来越快,密度变得越来越高,逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢?很多设计抉择可以影响系统的功耗,这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。 为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗,我们先对功耗做一个简单介绍。 功耗包含两个因素:动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。这三个变量中的每个变量均在您的某种控制之下。 动态功耗=电容×电压2×频率 静态功耗是指由器件中所有晶体管的泄漏电流(源极到漏极以及栅极泄漏,常常集中为静止电流)引起的功耗,以及任何其他恒定功
[嵌入式]
应对中端FPGA市场的挑战
应对中端FPGA市场的挑战 在当今竞争激烈的技术行业中,成败的关键可能就在于能否率先上市。然而,快速上市也带来了挑战,尤其是系统和应用设计方面的挑战。随着人工智能、网络边缘计算和自动化的日益发展以及网络安全威胁的激增,设计师现在比以往任何时候都更需要在整个开发周期中自由更改和微调他们的设计。 系统架构师为其设计选择的组件在开发和推出最终产品的速度方面发挥着越来越重要的作用,尤其是在选择不同类型的处理器时。 以前产品的上市周期较长,设计人员经常使用ASIC组件。然而,这类处理器成本高,功能固定,难以跟上当今快速变化的技术格局。相比之下,FPGA在设计中实现后,可以在现场重新编程,满足快速更改的需要。此外,FPGA的
[嵌入式]
应对中端<font color='red'>FPGA</font>市场的挑战
EL7564C的双电压FPGA电源解决方案
概述 Xilinx公司的FPGA(现场可编程门阵列)芯片正向高密度化发展,FPGA的内核在提供低成本和高性能的同时还林求低功耗。当今选进的亚微米IC工艺正趋于采用低电压供电,同时这将导致对大电流的不断需求。工程线路板的设计必需满足这类电源供电的需要。 现在FPGA的内核和I/O的电源需要双电源供电。通常来说,I/O部分的供电电压是由设备中其它元器件所决定的,而FPGA的内核则依赖于产品本身的设计,其内核的供电电源分别为2.5V,1.8V或1.5V。电源的跟踪(Tracking)/顺序(Sequencing)的功能可以用来满足这一系列的电压要求。    
[应用]
弹性因应运算需求变革 FPGA显著强化AI/大数据处理
物联网(IoT)、人工智能(AI)蓬勃发展,数据处理需求不仅日益庞大,也越来越多元化;尤其以AI应用来说,现行CPU/GPU硬件配置越来越难因应算法进化、多元情境转换,现场可程序逻辑门阵列(FPGA) 进而逐渐成为发展智能联网的另一选项。 为此,英特尔(Intel)自2015年收购Altera起持续投入FPGA研发,近来则陆续推出各种相关解决方案,协助微软(Microsoft)、亚马逊(Amazon)等厂商/机构强化运算业务,以期加速实现智能连网世界。 英特尔可编程解决方案事业部亚太区副总裁庄秉翰表示,待影音串流等服务更为普及、自驾车与智能工厂等新技术应用落地,未来将有500亿个联网装置,创造每年多达2,300EB的海量数据,如何
[半导体设计/制造]
三分钟了解 ARM、DSPFPGA的区别
ARM(Advanced RISC Machines)是微处理器行业的一家知名企业,设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件。ARM架构是面向低预算市场设计的第一款RISC微处理器,基本是32位单片机的行业标准,它提供一系列内核、体系扩展、微处理器和系统芯片方案,四个功能模块可供生产厂商根据不同用户的要求来配置生产。由于所有产品均采用一个通用的软件体系,所以相同的软件可在所有产品中运行。目前ARM在手持设备市场占有90以上的份额,可以有效地缩短应用程序开发与测试的时间,也降低了研发费用。 DSP(digital singnal processor)是一种独特的微处理器,有自己的完整指令系统,是以数字信号来
[单片机]
三分钟了解 ARM、<font color='red'>DSP</font>及<font color='red'>FPGA</font>的区别
未来可以用FPGA解决智能电网的困惑
Altera工业部门市场开发经理John Johnson日前撰文,称希望可以使用FPGA来解决智能电网带来的设计挑战。 以下是文章详情: 传统的电力基础设施在本质上是低效的,伴随着设备老龄化的来临,这些设备频繁的损坏,不光是资产及设备造成损失,同时也会对整个电网其他设备造成严重的影响,毕竟我们听到了太多关于旧电网设施的损坏造成整个社区基础设施破坏的事情了。 “智能电网”则可以解决上述挑战。 实现智能电网系统最关键的要素是确保设备可以有很长的生命周期,因此不光是可靠性要高,同时性能和功能也需要满足未来的要求。 一个现代化的电力输送体系结构包括发电,输电,配电和终端。智能电网与传统系统相比,在于对新技术的
[嵌入式]
未来可以用<font color='red'>FPGA</font>解决智能电网的困惑
基于FPGA的数字音频广播信道编码器的实现
    摘要: 介绍了数字音频广播(DAB)信道编码的原理和关键技术,并应用单片FLEX10K100系列FPGA实现DAB信道编码器。     关键词: 数字音频广播(DAB) 信道编码 FPGA 1 数字音频广播(DAB)发射系统及信道编码器 DAB是继调幅和调频广播之后的第三代广播体系。与模拟广播相比它不仅可以提供高质量的声音信号(CD音质),也可以提供数据、图像等多种其他附加服务。它可以保护在高速移动接收时的声音质量,具有很强的抗干扰能力,在同要瓣频带宽度和环境下,DAB可以提供高质量的多种多样的广播节目。    
[网络通信]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved