一种基于HD-SDI技术的高清图像处理系统设计

发布者:一条属马的龙最新更新时间:2014-10-25 来源: 互联网关键字:HD-SDI  DSP  FPGA 手机看文章 扫描二维码
随时随地手机看文章

  引言

  随着数字视频的迅速发展,高清数字图像代替模拟图像成为必然趋势。光电系统采用全高清图像技术,不仅能大大提高显示效果,而且能显著提高系统的跟踪精度。因此,高清图像处理系统的开发成为光电系统技术发展必须突破的关键技术之一。SDI(Serial Digital Inter face)即串行数字接口,其标准由移动图像和电视工程师协会(SMPTE)制定,在当今的广播和视频产品领域得到了广泛的应用。标准规定如何通过同轴电缆在设备间传送未经压缩的串行数字视频数据。

  在非编后期制作、广播电台等领域,基于(High Definition-Serial Digital Interface)高清电视应用较为广泛,在1.485Gb/ s、1.001 Gb/s的信号速率条件下传输的接口规格都符合标准SMPTE-292M。该接口摄像机既能保证光电系统高清显示的要求,又能满足目标实时跟踪的要求。

  本文设计了一种基于的高清图像处理系统,可满足光电系统实现图像高清显示和目标跟踪的要求,具有较好的平台兼容性的要求。

  1 系统组成

  HD-SDI摄像机将高清视频通过75 Ω同轴电缆实时传送到高清图像处理系统。系统对图像进行处理后,将视频信号送到数字显示终端进行显示。

  由于全高清数字图像处理系统涉及大量数据的运算及逻辑控制,系统的控制体系采用+的结构形式。进行图像采集、存储、输出显示和整个系统的逻辑控制;作为数字信号处理核心,则主要用来运行图像跟踪算法及完成各种外设的初始化。系统的硬件组成包括数据接收单元—HD-SDI数字视频输入;数据发送单元—HD-SDI、DVI、AV视频输出;图像存储单元—4个72 Mb SRAM;通信单元—RS422接口。系统组成框图如图1所示。

  DSP选用TI公司的TMS320C26414,FPGA采用ALTERA公司的EP3C120F780,二者通过32位数据总线进行视频数据和其他参数传输。数据输入接口采用HD-SDI高清视频接口芯片对高清摄像机的视频信号进行解码,FPGA接收解码视频信号后进行图像存储和频率转换,并将图像数据传给DSP进行窗口检测、自适应图像分割、相关匹配等运算,获取目标位置相对光轴中心的偏差量。同时,FPGA通过片内双口RAM与DSP进行数据通信,完成如字符显示与消隐等功能,以方便人机界面操作。上位机通过RS422接口与FPGA进行数据通信,将测角数据、控制参数、设备状态等信息传递给图像处理系统,图像处理系统则将测偏量信息传递给上位机进行目标跟踪。

  图像处理是光电系统的重要组成部分,在设计中需保持图像处理系统的通用性和开放性。采用了模块化设计思想,并采用通用通信接口代替总线与上位机通信,可保证硬件适用于不同的系统平台。各模块分别完成以下功能:

  ①FPGA完成图像采集、图像显示接口控制、外部存储器的读写逻辑控制及与上位机的通信。

  ②DSP与FPGA之间通过双口RAM实现通信,并通过FPGA读写SRAM实现目标提取和字符叠加功能。DSP实现包括目标检测、模板匹配、电子稳像等多种图像算法。

  ③SRAM是外扩的图像存储器,FPGA通过ping-pong方式将采集到的高清数字图像存储在SRAM中并输出给DSP和显示接口。

  ④数据接收单元由高速SDI接口实现高清摄像机输入视频解码。

  ⑤数据发送单元实现DVI、AV与SDI输出视频的编码功能。

  

一种基于HD-SDI技术的高清图像处理系统设计

 

  2 数据接收单元

  数据接收单元由SDI解码器组成。系统选用Gennum公司生产的GS2971对HD-SDI摄像机传输的视频信号进行解码,之后将高清视频信号的像素时钟、行、场及视频数据传给FPGA。数据接收单元连接框图如图2所示。

  GS2971是一款自带线缆均衡功能的单端口输入解码芯片。支持3Gb/s、HD、SD SDI串行数据传输速度,最高支持4:2:2 10位色深表现,分辨率可达1080P。内置HD-SDI解串器简化了外部FPGA的逻辑解串功能。GS2971的初始化采用I/O电平控制与SPI接口相结合的方法,可被配置为20位数据输出和10位数据输出。当配置为20位数据输出时,亮度信息和色度信息分别占10位数据线,时钟为74.25 MHz;配置为10位数据输出时,亮度和色度信息合成输出,时钟为148.5 MHz。本系统中,将GS2971配置为20位数据输出模式,GS2971支持一路SDI信号环路输出,可供系统实时检测SDI信号输入是否正常。

  3 数据发送单元

  系统设计的数据发送单元由一个DVI编码器和一个PAL编码器组成。其中,DVI编码器将数字信号转换为差分信号,传递给DVI接口高清显示器。DVI接口需实现1080P高清显示,是系统数据发送单元的关键环节。

  针对图像输出接口的不同要求,选择NXP公司的SAF7129实现图像的PAL制式输出;选择TI公司的TFP410实现DVI图像输出。其中,DVI显示为数字信号输出,与传统的VGA模拟信号相比,采用DVI数字信号不会引起像素抖动和相邻像素间的干扰,显示器不会造成几何失真,大大提高了画面质量,显示画面细膩、清晰,因此设计时将DVI接口作为系统的主显示通道。PAL制式为模拟信号输出,可以兼容光电系统在特殊情况下的显示需求。数据发送单元DVI显示连接如图3所示。

  

一种基于HD-SDI技术的高清图像处理系统设计

 

  TFP410支持从VGA到UXGA(25~165 MHz)格式的像素速率,具有12位双边和24位单边两种输入模式,可以通过I2C总线进行芯片工作模式配置。TFP410主要通过DE引脚的高低电子来决定发送信号类型。当DE为高电平时,发送像素编码数据;当DE为低电平时,发送同步信号以及控制信号。

  本设计通过I2C总线来配置编码器,编码器采用24位单边输入模式,单边输入时钟,下降沿触发。采用I2C总线可以快捷地在线调整参数配置,对编码器高速输入信号的时钟沿进行调整,有效减少图像噪声和串扰。

  4 图像存储单元

  图像处理系统输入一帧1080P高清图像的大小为:

  1 920×1 080×16=33 177 600位=30 Mb

  选择了CYPRESS公司CY7C1482V33型号的SRAM作为系统图像存储单元,CY7C1482V33存储空间大小为72 Mb,可配置为2M×36位,4M×18位,1M×72位,能同时存下2幅图像。CY7C1482V33支持最高达250 MHz的读写速度,工作电压为3.3 V。

  5 处理单元

  主要完成图像采集、存储、输出显示管理,与之间进行数据交互以及视频的像素级处理,是图像处理系统的核心管理单元,与图像有关的功能框架模块大部分都在中实现。FPGA功能框图如图4所示。

  

一种基于HD-SDI技术的高清图像处理系统设计

 

  当数据发送单元传递1920×1080像素图像格式的数据给FPGA后,根据每帧图像20位YCbCr 4:2:2工作模式的要求将亮度和色度信息分开提取。SRAM是单端口存储器,在同一时间只能完成读操作或写操作,因此在输入数据进行滤波后,选用了2M×36位的3片SRAM作为一组片外存储器进行Ping-Pong操作。用输入SDI图像的场同步信号生成一个计数器,每一场对SRAM的读写切换一次。当需要使用一场图像信息时,可及时从一个存储器中读取。与此同时,连续的图像数据被存至另一个存储器中,第3片SRAM则处于读写状态。3片SRAM通过切换,完成一帧图像的保存、处理和输出。

  6 软件设计

  系统的软件主要包括FPGA和两部分。FPGA负责采集和输出电视图像数据,利用FPGA内部的存储资源,进行字符、十字丝、波门等信息叠加,不仅提高了数据处理速率,而且降低了DSP处理数据时产生帧间延时的可能性。DSP负责通过SPI配置和检测解码器,实现视频模式选择,并根据检测结果确定各个芯片当前的工作状态,此外通过访问图像存储器进行Mean-shift、非对称多向梯度、质心、相关、电子稳像和航迹预测等算法运算。

  上电之后,对DSP进行初始化,主要包括片外存储器、SPI、GPIO、外部中断的配置。初始化完成之后,通过SPI向GS2971发送开始解码的指令,向GS2971请求状态信息,等待GS2971进入到解码状态,更新FPGA的采集数据。

  DSP从图像存储器得到图像数据后,根据背景的复杂程度和上位机命令执行图像质心、相关跟踪与航迹预测算法。经过DSP图像处理后,判断出锁定的运动目标,并计算出所跟踪目标的角坐标值和跟踪角误差值,传递给上位机进行实时控制。同时把跟踪目标的位置信息叠加到SRAM内相应的视频帧,经DVI通道将电视数据送到高清显示器上显示。

  结语

  既满足了传输高清图像的要求,又能最大限度保证传输过程的实时性,能够适应当今图像跟踪技术的发展。本文设计开发了基于的高清图像处理系统,与传统模拟图像相比大幅度提高了图像细节质量和跟踪稳定性,为光电系统提供了新的解决方案。可在光电系统的新发展中得到广泛应用,具有良好的应用前景。

关键字:HD-SDI  DSP  FPGA 引用地址:一种基于HD-SDI技术的高清图像处理系统设计

上一篇:DSP编程技巧之22---详解浮点运算的定点编程
下一篇:DSP的电磁兼容性问题探讨

推荐阅读最新更新时间:2024-05-02 23:15

32位DSP设计中的流水线数据相关问题及解决办法
   引言   在航空微电子中心的某预研项目中,需要开发设计某32位浮点通用数字信号处理器(DSP)。本系统控制通路部分的设计采用超级哈佛及五级流水线结构。本文分析了该流水线的设计过程,并对遇到的数据相关问题提出了一种新的解决方法。    1 流水线结构   流水线处理器一般把一条指令的执行分成几个步骤,或称为级(stages)。每一级在一个时钟周期内完成,也就是说在每个时钟周期,处理器启动并执行一条指令。如果处理器的流水线有m级,则同时可重叠执行的指令总条数为m。由于每条指令处在不同的执行阶段,因此,如果分级分得好,每一级都没有时间上的浪费,这就是最理想的情况。流水线处理器在理想情况下与非流水线处理器的性能加速比为:  
[工业控制]
基于FPGA的人工神经网络实现方法的研究
   引言   人工神经网络(ArtificialNeuralNetwork,ANN)是一种类似生物神经网络的信息处理结构,它的提出是为了解决一些非线性,非平稳,复杂的实际问题。目前实现ANN还主要依靠软件程序.但是依靠程序很难达到实时性的要求。   神经网络在FPGA上实现是独立于冯·诺依曼架构,利用FPGA的并行性,在一些实时性要求很强的领域应用。通用计算机虽然编程容易,但是很多时间浪费在分析指令,读出写入数据等。于是人们想利用ASIC(专用计算芯片)完成神经网络的计算任务,但是由于资源有限,这种芯片只限于实现特定的算法结构和小规模网络,而且专用芯片的制作成本很高,只适合大批量生产。   可编程逻辑器件FPGA的出现给I
[嵌入式]
基于<font color='red'>FPGA</font>的人工神经网络实现方法的研究
利用FPGA实现无线分布式采集系统设计
1 引言 近些年来,随着电子技术的发展,无线通信技术、计算机网络的发展,分布式无线数据采集网络技术开始兴起,并迅速的应用到各个领域。在一些地形复杂,不适合人类出现的区域需要进行数据采集的情况下,都可以适当的选择无线分布式采集来进行。现有的无线分布式采集系统中,往往使用单片机、DSP等作为系统的主控控制单元。但是由于其自身工作特点,往往对于精确的定时控制以及并行处理能力上比FPGA弱。随着FPGA等可编程逻辑器件的发展,为无线数据可靠传输提供了很好的实现平台。采用FPGA作为时序控制和信号处理的处理器,将使系统电路设计更加简洁、可靠、灵活,可有效的缩短开发周期,并降低开发成本。 为此,基于CycloneIV+STM32设计了
[单片机]
利用<font color='red'>FPGA</font>实现无线分布式采集系统设计
基于FPGA 与VHDL 的微型打印机的驱动设计
摘 要:为了取代传统利用单片机驱动微型打印机,使用Alt era 公司的FPGA 芯片EP3C25Q240C8N 设计驱动打印机的硬件控制电路,并正确控制微型打印机的工作时序。软件使用硬件描述语言VH DL 实现对微型打印机的时序控制,并通过Quar tus 软件平台下载到FPGA 调试通过,证明该方法行之有效,完全可以取代传统利用单片机来驱动微型打印机,且抗干扰性好,可靠性高,具有较强的可移植性。   0 引 言   FPGA 即现场可编程逻辑阵列。是在CPLD 的基础上发展起来的新型高性能可编程逻辑器件。FPGA的集成度很高,其器件密度从数万门到数千万门不等,可以完成极其复杂的时序与组合逻辑电路功能,适用于高速、高密度
[嵌入式]
基于<font color='red'>FPGA</font> 与VHDL 的微型打印机的驱动设计
基于DSP的H.324终端实现
 目前在H.324系统的研制和开发中,普遍采用了两种方式:一种是开发纯软件的H.324系统,即基于PC的系统;另外一种方案是采用可编程的视频信号处理器来实现H.324系统的功能。后一种方法具有很大的灵活性,并可在同一硬件平台上开发出不同的应用程序。本文所提出的方案正是一种基于可编程的数字信号处理芯片的实现方法。这种方案可开发出独立机型的可视电话终端,并且可以将该系统应用于通信、监控等领域。   1 H.324终端的功能元素   H.324建议规定了系统的一些功能要素。H.324终端配置及其外围要素如图1所示,包括终端I/O设备、Modem、GSTN网、MCU和其他系统操作实体,H.324的实现中并不要求每一功能元素都必备。
[嵌入式]
基于<font color='red'>DSP</font>的H.324终端实现
基于DSP技术的EAS系统设计
    摘要: 基于数字信号处理芯片设计的EAS系统的工作原理、组成以及实现实时监控应解决的技术难点。提出了运用数字信号处理的算法识别标签的软件实现方法。给出了系统的硬件原理图和软件流程图。     关键词: EAS系统 DSP 离散付里叶变换 相关函数 现代商业经营模式逐渐由传统的基于框台的模式转变为开放的销售模式。这种新型的销售模式给消费者带来了便利,使之在更回自和宽松的购物环境下购物,但同时也增加了商品失窃的可靠性。商品电子防窃(Electronic Article Surveillance,简称EAS)系统能有效地抑制商场失窃现象,因而被广泛地使用。 1 EAS系统的结构 EAS系统由门
[传感技术]
基于CPLD的DSP人机接口模块的设计
CPLD(Complex programmable Logic Device,复杂可编程逻辑器件)是在传统的PAL、GAL基础上发展而来的,具有多种工作方式和高集成、高速、高可靠性等明显的特点。 在超高速领域和实时测控方面有非常广泛的应用,日前的CPLD普遍基于E2PROM和Flash电可擦除技术,可实现100次以上擦写循环。 CPLD选择及其扩展模块的设计 由于 TMS320LF2407 A是3.3v电平供电的,所以CPLD我们也选择3.3v电平供电的XL型号。XC95144XL是Xilinx公司XC9500系列的一种。它的性能指标为;IO口可配置为3.3v或5v操作。所有输出都提供24mA驱动能力;XC295144X
[嵌入式]
基于CPLD的<font color='red'>DSP</font>人机接口模块的设计
FPGA与SRAM相结合完成大容量数据存储
1 引言 随着数字信号处理技术的不断发展,大容量可编程逻辑器件的不断涌现,FPGA技术越来越多地应用在大规模集成电路设计中。在此硬件系统设计中,经常会遇到需要大容量的数据存储的情况,下面我们将针对FPGA中内部Block RAM有限的缺点,提出了将FPGA与外部SRAM相结合来改进设计的方法,并给出了部分VHDL程序。 2 硬件设计 这里将主要讨论以Xilinx公司的 FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61LV25616AL)为主要器件来完成大容量数据存储的设计思路。 FPGA即现场可编程门阵列,其结构与传统的门阵列相似,大量的可编程逻辑块(CLB, Configurable L
[缓冲存储]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved