摘要:ADV611/ADV612是ANALOG公司生产的实时压缩视频编解码芯片,它内含SRAM以及主处理器接口,其主要理论基础为小波变换,游程编码及哈夫曼编码。文中介绍了ADV611/ADV612的原理、特点和引脚功能,最后给出了一种典型应用设计电路。
关键词:ADV611/ADV612 小波变换 哈夫曼编码
1 概述
ADV611/ADV612是一种低功耗的单片实时压缩视频编解码芯片,可用于视频数字信号处理。它具有精确的压缩比特率控制,能实时地对包括PAL和NTSC在内的视频信号进行压缩和解压缩,ADV611/ADV612在压缩时,其视频信号的奇偶场是单独进行的,主应用于闭路电路系统。该芯片当图像在被压缩四倍时,可在视觉上产生同无压缩时一样的效果,在不同的应用场合下,可根据不同的图像质量要求选择不同的压缩倍数。
2 结构特点及引脚说明
ADV611/ADV612内部由多个功能块组成,参见图1。下面主要介绍其中一些重要功能块的作用。
●数字视频输入输出端口:主要用于提供实时非压缩视频接口以支持不同的视频信号格式;
●DRAM处理器用于控制外部DRAM的读写及更新;
●小波变换核:对图像进行小波变换时使用内部缓冲器;
●变换缓冲区:提供小波变换核所需要的缓冲区,并用来提供足够大的空间存储小变换后的数据;
●可编程量化量:用来量化小波系数,量化系数可由以外部的DSP进行控制;
●游程编程器和哈夫曼编码器:可分别执行游程编码和哈夫曼编码。
工作环境温度为0℃~70℃;
当输入电压为最大时,其电流为0.11~0.27A。值得注意的是:ADV611/ADV612为静电敏感器件,高能量的静电会对器件造成永久的伤害,因此,为避免性能的下降,必须采用一定的防静电措施。
图2所示是ADV611/ADV612的引脚排列。表1为其引脚功能说明。
表1 ADV611/ADV612管脚功能描述
名 称 | 管脚号 | 类 型 | 描 述 |
VCLK/XTAL | 2 | 输入 | 单时钟输入或者通过VCLK和XTAL由晶振输入,通常可受频率为27MHz、占空比为50%的时钟信号 |
VCLKO | 1 | 输出 | 可通过模式控制寄存器选择是VCLK直接输出或者通过2分频输出 |
VSYNC | 1 | 输入或输出 | 垂直方向同步信号,空虚管脚可以为输出(主模式)或是输入(从模式) |
HSYNC | 1 | 输入或输出 | 水平方向同步信号,空虚管脚可以为输出(主模式)或是输入(从模式) |
FIELD | 1 | 输入或输出 | 帧同步信号,可以通过设置模式控制寄存器2的第三个比特位业控制它的极性 |
NEC | 1 | 输出 | 表示ADV611/ADV612的编码模式,代为解码模式(此时视频接口),高为编码模式(视频接口为输出) |
VDATA[7:0] | 8 | 输入或输出 | 当为编码模式时为视频数据输入,当为解码式时为视频数据输出 |
STALL | 1 | 输入 | 设置输入视频输入驱模式 |
DDAT[15:0] | 16 | 输入或输出 | DRAM数据线,ADV611/ADV612通过它雾来控制外部DRAM的数据读写操作 |
DADR[8:0] | 6 | 输出 | DRAM地址线,ADV611/ADV612通过它们来控制外部DRAM的地址 |
RAS | 1 | 输出 | DRAM行地址选通 |
CAS | 1 | 输出 | DRAM列地址选通 |
WE | 1 | 输出 | DRAM写使能 |
DATA[31:0] | 32 | 输入或输出 | 主处理器数据线,主处理器通过它ADV611/ADV612进行通信 |
ADR[1:0] | 2 | 输入 | 主处理器双字地址线,通过对它配置可控制ADV611/ADV612的主处理器接口寄存器 |
BE0-BE1 BE2-BE3 |
2 | 输入 | 主处理器字使能,通过这两个管脚可以选通ADV611/ADV612与主处理器接口通信的字节位 |
CS | 1 | 输入 | 芯片选择 |
WR | 1 | 输入 | 读控制 |
RD | 1 | 输入 | 写控制 |
ACK | 1 | 输出 | 握手信号,ADV611/ADV612通过置该脚以通知不再使用主处理器接口 |
FIF0-SRQ | 1 | 输出 | FIF0占用请求 |
STATS-R | 1 | 输出 | 数据有效,该管脚表明小波数据已经被更新并且可以从主处理器接口读取数据以用于计算 |
LCODE | 1 | 输出 | 表明一场中的最后压缩数据 |
HIRQ | 1 | 输出 | 中断请求 |
RESET | 1 | 输入 | ADV611/ADV612芯片复位 |
GND | 16 | 输入 | 地 |
VDD | 13 | 输入 | -5V直流数字电源 |
3 工作原理
ADV611/ADV612是为实时视频应用而设计的。它所支持的最大图像数据为每场720×288,所能达到最大码速率为13.5MHz。由图1可知,数据经过ADV611/ADV612时有两种路径。编码路径中的数据经过小波变换后送至自适应量化器进行量化,然后送至编码器进行编码输出即得到压缩数据。解码路径的数据传输过程则相反。
3.1 小波变换滤波器组
该模块内一组工作于图像水平方向及垂直方向的滤波器组。这些滤波器使用了一些有效的小波基函数,这比JPEG及MPEG中使用的DCT算法更适合于图像本身的性质。使用基于小波变换的压缩方法的优点是无须将图像分解成子块,这样以可以消除在高压缩比下出现的方块效应。
3.2 自适应量化器
这个模块的作用是根据人的视觉特性对滤波后的图像进行量化。通常,人眼在同一层精确度上对低频分量较高频分量敏感。因此,滤波时,对高频信息所进行的量化幅度应该大些,而对低频信息的量化幅度要小一些。
3.3 游程编码和哈夫曼编码器
该模块包含了两种类型的熵编码器以获得夫失真的编码。游程编码器主要用来查找长字串的零,同时用短的码字代替,哈夫曼编码器理论上可以产生所有最常用的码字序列表,ADV611/ADV612中使用了三种固定的哈夫曼编码字表,而没有产生码字表。
4 ADV611/612的应用
ADV611/ADV612的许多特点都能满足计算机的应用需要。它可为计算机主机接口中512位双字节的FIFO提供必要的压缩数字视频缓冲以用于配合PCI延时。另外,ADV611/ADV612和许多其它的压缩方案不同,它不需要昂贵的外部SRAM缓存,因而相当于为PC系统节省了一个低功耗的外部DRAM。图3是一种ADV611/ADV612用在PC中的典型应用设计电路。图中,视频数据经VDATA[0~7]进入并通过三个功能模拟后,再由ADV611/ADV612通过D0~D15和A0~A8与DRAM进行数据交换,最后将变换后的图像数据经过DQ2~DQ32送往主处理器件以完成整个编码过程。
上一篇:高性能浮点DSP芯片TMS320VC33
下一篇:LVDS分离器简化高速信号分配
- 热门资源推荐
- 热门放大器推荐
- Allegro MicroSystems 在 2024 年德国慕尼黑电子展上推出先进的磁性和电感式位置感测解决方案
- 左手车钥匙,右手活体检测雷达,UWB上车势在必行!
- 狂飙十年,国产CIS挤上牌桌
- 神盾短刀电池+雷神EM-i超级电混,吉利新能源甩出了两张“王炸”
- 浅谈功能安全之故障(fault),错误(error),失效(failure)
- 智能汽车2.0周期,这几大核心产业链迎来重大机会!
- 美日研发新型电池,宁德时代面临挑战?中国新能源电池产业如何应对?
- Rambus推出业界首款HBM 4控制器IP:背后有哪些技术细节?
- 村田推出高精度汽车用6轴惯性传感器
- 福特获得预充电报警专利 有助于节约成本和应对紧急情况