定点DSP的准确计时

摘要：以定点ＤＳＰ为例，阐述ＤＳＰ芯片在实时控制领域中如何高精度地计算时间，为准确测量一些物理量打下坚实的基础，具有较高的参考价值。 关键词：ＤＳＰ 准确 计时 数字信号处理（ＤＳＰ）是一门涉及许多学科而又广泛应用于许多领域的新兴学科。２０世纪６０年代以来，随着计算机技术和信息技术的飞速发展，数字信号处理技术应运而生，并得到迅速的发展。在过去的二十多年里，ＤＳＰ已经在通信等领域得到极为广泛的应用，特别是在一些测量控制领域?熏应用更是越来越广泛。本文拟采用定点ＤＳＰ——ＴＭＳ３２０Ｆ２０６来测量一些物理量，如测交流信号的频率、相位，但这些物理量的测量都离不开信号时间的测量，所以采用定点ＤＳＰ准确地测量时间直接关系到这些物理量测量是否精确，而且用定点ＤＳＰ来准确定时并不是件容易的事。 １ ＴＭＳ３２０Ｆ２０６的结构特点 ＴＭＳ３２０Ｆ２０６采用先进的哈佛结构，它不同于传统的冯%26;#183;诺依曼（Ｖｏｎ Ｎｅｕｍａｎ）结构的并行体系结构，其主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。此外还具有如下特点： （１）３２Ｋ%26;#215;１６字的ＦＬＡＳＨ ＥＥＰＲＯＭ 大大降低了开发成本。 （２）采用１００线ＴＱＦＰ的封装技术。 （３）６４Ｋ字的程序存储空间、６４Ｋ字的数据存储空间和６４Ｋ字的Ｉ／Ｏ空间通过三条并行总线（ＰＢＡ、ＤＲＡＢ、ＤＷＡＢ）独立操作。所以可以同时访问程序空间和数据空间；在一个指定机器周期内，中央算术逻辑单元可执行多达三次的并行存储器操作。 （４）片上４．５Ｋ的ＲＡＭ 使得芯片可以实现快速的ＤＳＰ计算，并使大部分运算能够在一个指令周期内完成。 （５）具有丰富的指令集和灵活的寻址方式。 （６）有四条流水线操作和九级中断，并且用户可以屏蔽大多数中断，且可通过软件方式灵活控制。 图1 定时器的功能框图 ２ 定点ＤＳＰ的定时器 ２．１ ＤＳＰ定时器定时原理 计数器每次减到０时，就在下一ＣＬＫＯＵＴ１周期产生借位（Ｂｏｒｒｏｗ），计数器就用各自相应的周期寄存器内容重新加载。当ＴＩＭ减到０时，或者在定时器控制寄存器（ＴＣＲ）中重新加载位（ＴＲＢ）写入１，则ＰＲＤ（定时器周期寄存器）加载进ＴＩＭ；同样，若ＰＳＣ（预分频计数器）减到０，或者在ＴＲＢ写入１，则ＴＤＤＲ（定时器除数寄存器）的值加载进ＰＳＣ。当ＴＩＭ减到０时，它便产生一个借位脉冲，持续时间等于ＣＬＫＯＵＴ１的周期（ｔｃ（ｃ）），该脉冲发送到①外部定时器输出引脚（ＴＯＵＴ）；②作为定时器中断信号（ＴＩＮＴ）。 定时器的功能框图如图１所示。 ２．２ ＤＳＰ定时器的寄存器 ４位的ＴＤＤＲ和４位的ＰＳＣ包括在ＴＣＲ中。而ＴＩＭ和ＰＲＤ是１６位寄存器。可以通过读ＴＣＲ、ＴＩＭ、ＰＲＤ得到该定时器和它的计数器的当前状态。 需要注意的是读ＴＩＭ可获得定时器的当前值，读ＴＣＲ可获得ＰＳＣ的值。由于读ＴＩＭ和ＴＣＲ需要两条指令，因而ＰＳＣ在两次读之间可能有减操作，使读数不精确。如果要求有精确的定时，可以在读此两值之前停止定时器（设置ＴＣＲ的ＴＳＳ位为１，就停止定时器；清ＴＳＳ为０，就重新启动定时器）。 定时器控制寄存器的格式如下： ３ 定点ＤＳＰ准确计算时间 定时器时间的准确计算对高精度地测量一些物理量是非常重要的。当需要定时器计算的时间比较长时，也就是即使向ＰＲＤ中置ＦＦＦＦｈ时，定时器计数还不够，这时就需要利用定时器自身的中断，即ＴＯＵＴ每产生一个脉冲就进入定时器中断服务子程序，利用进入的次数来达到计时的目的。如果假设定时器的周期为０．００１ｓ（即ＰＲＤ＝１９９９，ＴＤＤＲ＝９），在定时器中断服务子程序中设一个计数器，每进入一次加一个１，再把定时器周期乘以计数器计数就得出定时器的时间。但这种计算是粗糙的，不精确，达不到高精度要求。为此需要补充两点： （１）当停止定时器时，定时器计数寄存器还有剩余值，必须计算这部分的时间。方法是先停止定时器，再读ＴＩＭ的值，然后读ＴＣＲ的值，通过运算获取ＰＳＣ的值。再按公式（１）计算定时器在最后一次所开销的时间。定时器最后一次开销时间为： Ｔ＝[(TDDR+1)%26;#215;（PRD-TIM）+TDDR-PSC]/20M （１） 式中，２０Ｍ为本文采用的晶振频率。 （２）进入定时器中断服务子程序，程序执行本身要花费一定的时间；而进入中断服务子程序时，定时器就自动停止，那么所计算的时间自然就少了。ＴＭＳ３２０Ｆ２０６每个指令周期的执行时间是５０ｎｓ，通过计算中断服务子程序的指令周期数和进入中断的次数可以计算出这部分的时间。 把这三部分时间加起来就得到准确的定时器时间，有了准确的时间，物理量的测量自然就准，精度就高。结果表明，通过这样准确计时，使得频率和相位的测量精度在万分之二以内。如果测量的是一个标准的５０Ｈｚ频率，那么测量结果的范围在５０～５０．００１Ｈｚ。 ４ ＤＳＰ程序实现 ｓｐｌｋ ＃０４１２ｈ,６４ｈ ｏｕｔ ６４ｈ,０ｆｆｆ８ｈ ;停止ＤＳＰ定时器 ｉｎ ６５ｈ,ｔｉｍ ;读ｔｉｍ寄存器的数值 ｉｎ ６７ｈ,ｔｃｒ ;计算ｔｃｒ中ｐｓｃ的值 ｌａｃｌ ６７ｈ ａｎｄ ＃０３ｃ０ｈ ;与０３ｃ０ｈ获得ｐｓｃ的值 ｓａｃｌ ６７ｈ ;左移１０位 ｌａｃｃ ６７ｈ,１０ ｓａｃｈ ６７ｈ ｌａｃｌ ＃９ ｓｕｂ ６７ｈ ｓａｃｌ ６７ｈ ;存ｐｓｃ中剩下的值(即使用了的） ｌａｃｌ ＃０７ｃｆｈ ｓｕｂ ６５ｈ ｓａｃｌ ６８ｈ ;存ｐｒｄ－ｔｉｍ的值 ｌｔ ６８ｈ ｍｐｙ ＃１０ ;ＴＤＤＲ＋１ ｐａｃ ｓａｃｌ ６８ｈ ｌａｃｌ ６８ｈ ａｄｄ ６７ｈ ｓａｃｌ ６８ｈ ｌｔ ６８ｈ ;*０．１ ｌａｒ ａｒ１;＃ｔｅｍｐｔｄｄｒ ;ｔｅｍｐｔｄｄｒ＝０．１ ｍａｒ *,ａｒ１ ｍｐｙ * ｐａｃ ａｄｄ ＃１,１４ ｓａｃｈ ６８ｈ,１ ｌａｃｌ ６８ｈ ｓｆｒ ｓａｃｌ ６８ｈ ;存定时器最后一次的时间单位为μｓ ｌｔ ６９ｈ ｌａｒ ａｒ２;＃ｔｅｍｐｔｄｄｒ１ ;ｔｅｍｐｔｄｄｒ１＝定时器的周期 ｍａｒ *,ａｒ２ ｍｐｙ * ｐａｃ ａｄｄ ６８ｈ ;加定时器最后一次的时间 ｓａｃｌ ６８ｈ ;存定时器总的所耗时间（占时间的多数） ｌｔ ６９ｈ ｌａｒ ａｒ２,＃ｔｅｍｐｔｄｄｒ２ ;ｔｅｍｐｔｄｄｒ２＝０．５*３２７６７ ｍａｒ *,ａｒ２ ｍｐｙ * ;计算定时器中断服务程序执行时间 ｐａｃ ａｄｄ ＃１,１４ ｓａｃｈ ６７ｈ,１ ｌａｃｌ ６８ｈ ａｄｄ ６７ｈ ;加定时器中断服务程序执行时间 ｓａｃｌ ６８ｈ ；存总的时间