不断竞争、融合的FPGA、DSP及ASIC是什么样的状况?且让我们听听工程师的意见:
电子工程世界: 能否结合您的设计经验,讲解一下FPGA、DSP和ASIC各自的特点和区别?
西安方诚科技有限责任公司硬件工程师王伙荣:
FPGA的特点:它是可编程门列阵列,用户可对FPGA内部的逻辑模块和I/O模块重新配置,以实现用户的逻辑。设计的灵活性很高。对FPGA内部逻辑设计与软件编程有着本质的区别,程序由综合器综合成电路,而不是由处理器一条一条执行。目前,FPGA的设计范围局限于数字设计。
DSP的特点:DSP是一个处理器,有其自己的指令系统。计算机的算法可以很方便的移植到DSP上。
ASIC的特点:功耗低、成本低、稳定性高、不灵活。
电子工程世界:能否举例讲讲FPGA、DSP和ASIC给工程师带来的便利有什么不同?
王伙荣: FPGA的逻辑资源很丰富,可以实现很大规模的数字逻辑,集成度很高,运行的速度也很快。但是大规模数字逻辑的开发难度较大,人力成本较高。
DSP的技术已经很成熟,并且向多指令,多流水线,高速方向发展。C语言本身的优越性与其在高校的普及使得开发DSP程序的门槛相对较低,各种常用的算法都可以很方便的向DSP上移植。开发成本相对较低。
ASIC一旦量产,它就是一个低成本的方案。如产品已经定型,用ASIC是绝对的方便。但不灵活,不好升级。
电子工程世界:能否举例讲讲FPGA、DSP和ASIC给工程师带来的不方便、局限有什么不同?
王伙荣: FPGA:只能做数字设计,不能做模拟设计。对于频率很高的电路,可控性较低。算法的移植很困难,尤其是复杂的算法。
DSP: 并行度不高。对于一些运算量特别大的算法,如对大分辨率图像的灰度运算。运算速度将会很慢。很难达到实时运算的要求。
ASIC:前期开发周期长,投入大。定型后,没有办法更新。功能不能裁剪或增加。
电子工程世界:目前厂商提供的FPGA、DSP和ASIC技术水平达到什么程度?您希望哪些还需要提高和改进?
王伙荣: 目前FPGA主要有三大厂商:altera 、xilinx 、lattic 。我主要用altera公司的FPGA。感觉其技术水平是很高的。FPGA的规模越来越大,速度越来越快。但希望能够推出一些低成本的,中等规模的并可非易失可加密的FPGA。
电子工程世界:您认为未来FPGA、DSP和ASIC技术的发展趋势将呈现什么特点?
王伙荣: FPGA会向集成度更高、速度更快的方向发展,一个很重要的特点就是。越来越多的FPGA集成的数字处理IP。使得在FPGA上的数字设计更加容易,资源可重复利用。
DSP可能会向智能化的方向发展。会针对一些专门的场合,推出一些专用的DSP。集成了该领域专用的技术。
ASIC会向微型化发展,功能越来越多,集成度越来越高,而且功耗会越来越小。
电子工程世界:在应用领域,ASIC、FPGA和DSP已经呈现相互重迭,这是什么原因?
王伙荣: 技术是很难用界线分开的,每一种技术多多少少都会涉及到其它的技术。ASIC 、FPGA、DSP技术也不例外,它们各有优点,也各个不足。为了补自己的不足,就会借用其它技术,如FPGA在算法上的移植困难,在FPGA技术上已经出现了可以内嵌DSP核。所以技术上下互重迭。
电子工程世界:有人认为未来FPGA将是主流,ASIC、DSP发展不看好,您是怎么认为?为什么?
王伙荣: 在未来,数字设计将成为主流。但FPGA、ASIC、DSP各有优势。我认为,三个技术都会有很大的发展。并不存在谁看谁不看好的说法。FPGA会不断的发展,DSP、ASIC也会不断的改进技术,不断的适应设计的要求。
关键字:功耗 卫星 FPGA DSP ASIC 嵌入式 集成度
引用地址:
未来数字设计将成主流
推荐阅读最新更新时间:2024-05-02 20:40
基于DSP交流伺服系统与CAN总线的通信设计
1 DSP的CAN控制器 TI公司的低功耗、高速DSP芯片TMS320LF2407A具有高速运算能力和高效控制能力。其内嵌的CAN控制器是一个完全的CAN控制器,完全支持CAN2.0B协议,它主要有以下特点:有6个邮箱,其数据长度为0~8 B,其中接收邮箱有局域接收邮箱屏蔽寄存器,在发送出错或仲裁时丢失数据的情况下,有自动重发功能、可编程的位定时器和总线错误诊断功能。
CAN控制器的内部结构图如图1所示。
工作过程如下:CAN控制器在接收信息时,先将要接收信息标识符与相应接收邮箱的标识符进行比较,只有标识符相同的信息才能被接收;接收信息时,将数据存入邮箱,标识符存入相应的寄存器;接收
[嵌入式]
嵌入式系统μC/OS-II在LPC2119上的移植方法和技巧
本文在分析实时嵌入式系统mC/OS-II和LPC2119芯片的基础上,对mC/OS-II向处理器上移植前需要了解的知识和需要做的前期准备工作进行了分析和讨论,最后给出了移植的具体工作。论文着重分析了mC/OS-II的移植。 μC/OS-II是一个完整的,可移植、可固化、可裁减的占先式实时多任务内核,它功能强大,支持56个用户任务,支持信号量、邮箱、消息队列等多种常用的进程间通信机制。公开源代码,程序可读性强、移植性好,同时可免费获得。 LPC2119是由PHILIPS生产的一款32位ARM7TDMI-S微处理器,其核心为高性能的32位RISC体系结构,并具有高密度的16位指令集和极低的功耗。具有零等待128K字节的片内FLAS
[单片机]
基于FPGA的时统模块可靠性设计
摘要:文章从FPGA逻辑编程设计技术、EMC技术、高速电路PCB设计技术等几个方面介绍了时统接收处理模块的抗干扰设计及其实现方法,实现了同步脉冲的提取、对时功能、自守时、脉宽调制等功能,提高了同步精度和抗干扰性。解决了传统时统模块定时精度不高、设置固定只能满足单一需求等问题。 关键词:同步精度;可编程门阵列;时统;紧凑型PCI 高可靠性永远是计算机系统中必不可少的重要需求,尤其是对于整个系统中用来产生统一时间信号的专用设备来说,其可靠性和精准性非常重要。时统模块的功能就是保证整个系统处在统一时间的基准上,它接收时统站发来的时间信号,完成与时统站送来时间信号的同步,同时回送一路供时统站延时检查和解调检查用,并向测控设备发送
[嵌入式]
Xilinx将业界最大容量器件翻番达到440万逻辑单元 密度优势领先一代
2013年12月10日,中国北京讯 - All Programmable FPGA、SoC和3D IC的全球领先企业赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天发布拥有440万个逻辑单元的创纪录产品,其密度是业界最高密度产品Virtex® -7 2000T的两倍以上,该器件使其成功在高端器件市场连续两代保持领先优势,并为客户提供了超越工艺节点的价值优势。作为赛灵思今天推出的All Programmable UltraScale™ 系列的最高端器件,Virtex® UltraScale VU440 3D IC将赛灵思的领先优势从28nm的2倍提升到20nm的4倍,其容量超出任何其他可编程器件。VU4
[嵌入式]
基于DSP的CPLD软件更新方案研究
0引言 在现代导航计算机系统朝着微型化发展的过程中,采用高性能数字信号处理器和可编程逻辑器件方案实现的导航计算机系统有着很高的性能优势。在本课题组研制的基于浮点型 DSP 和复杂可编程逻辑器件( CPLD )结构的嵌入式微型导航计算机系统中,DSP负责导航解算任务,CPLD用来辅助DSP对外围通信接口芯片进行控制,以减少DSP的控制任务,使其更专注于导航任务的解算。采用CPLD可以提高导航计算机控制和配置的灵活性,便于系统的升级和更新,使接口配置更灵活,适合于不同的传感器和便于应用于采用多传感器信息融合的组合导航系统中,充分发挥DSP的计算能力,提高导航性能。此嵌入式导航计算机系统中CPLD采用的是 Xilinx公司 的XC
[模拟电子]
2008新视点 低功耗是一种优势
Altera公司产品和企业市场副总裁DannyBiran 低功耗是一种战略优势 在器件的新应用上,FPGA功耗和成本结构的改进起到了非常重要的作用。Altera针对低功耗,同时对体系结构和生产工艺进行改进,使我们的高端StratixIIIFPGA能够用于高性能计算领域,而低成本CycloneIIIFPGA用于软件无线电,MaxIIZCPLD则适合便携式应用。 在生产工艺方面,Altera在很大程度上受益于和TSMC的合作。这种紧密的合作关系使Altera能够在CycloneIII中充分发挥TSMC低功耗65nm工艺技术的优势,和竞争器件相比,大大降低了功耗。我们在45nm产品开发中也取得了很大进步,将在2008年推出
[嵌入式]
XMOS宣布与DSP Concepts建立合作伙伴关系
人工智能和芯片供应商 XMOS 宣布与嵌入式音频软件专家 DSP Concepts 建立合作伙伴关系。 该合作协议将允许音频开发人员将 XMOS 的高度确定性、低延迟的 xcore.ai 平台与 DSP Concepts 的 Audio Weaver 软件结合起来。 该软件使用户能够利用多核以图形方式设计和调试音频和语音解决方案。 xcore.ai 将边缘 AI、DSP、控制和 IO 集成在单个设备中,是一款专为智能物联网设计的高性能、多用途处理器。 它在软件中完全可配置,根据 XMOS 的说法,它为快速上市的物联网产品提供了一个具有成本效益的多功能平台。 DSP 的 Audio Weaver 为音频产品开发提供从研发
[嵌入式]
基于U盘和单片机的FPGA配置
引 言
FPGA广泛应用在电子通信领域,其安全性引起了注意,本文针对安全配置提出了解决方案。
现场可编程门阵列FPGA(Field Programmablc Gate Array)是基于门阵列方式为用户提供可编程资源的,其内部逻辑结构的形成是由配置数据决定的。采用在线可重配置方式ICR(In-Circuit Reconfigurability)将这些配置数据配置到FPGA内部SRAM中,但由于SRAM的易失性,每次上电时,都必须对FPGA重新进行配置,从而实现用户编程所要实现的功能。
以前的设计大多是将配置数据存放在FPGA组成的系统上,本文提出将配置数据存放在使用者自己携带的外部存储器(如可加密的U盘
[单片机]