基于FPGA的高阶QAM调制器的实现

发布者:alpha12最新更新时间:2008-11-12 关键字:FPGA  调制  MQAM 手机看文章 扫描二维码
随时随地手机看文章

  1 引 言

  多电平正交幅度调制MQAM(Multilevel QuadratureAmplitude Modulation)是一种振幅和相位相结合的高阶调制方式,具有较高的频带利用率和较好的功率利用率。因为单独使甩振幅和相位携带信息时,不能最充分利用信号平面,这可由调制信号星座图中信号矢量端点的分布直观观察到。多进制振幅键控(MASK)调制时,矢量端点在一条轴上分布;多进制相位键控(MPSK)调制时,矢量点在一个圆上分布。随着进制数M的增大,这些矢量端点之间的最小距离也随之减少。而MQAM采用振幅和相位联合键控调制,他能充分利用整个信号平面,将矢量端点重新合理地分布,在不减小最小距离的情况下,增加信号的端点数;在相同信号端点数的情况下,矢量端点之间的最小距离增加。因此,MQAM是一种高效的调制方式,被广泛应用于中、大容量数字微波通信系统、有线电视网络高数据传输、卫星通信等领域。本文首先介绍了MQAM调制解调的基本原理,然后以64QAM为例,介绍了一种全数字实现的调制系统结构方案,并给出了解调器的具体FPGA实现方法及关键技术。

  2 MQAM调制原理

  所谓正交振幅调制,就是用两个独立的基带波形对两个相互正交的同频载波进行抑制载波的双边带调制,利用这种已调信号在同一带宽内频谱的正交性来实现两路并行的数字信息传输。MQAM信号的一般表达式为:

基于FPGA的高阶QAM调制器的实现

  式(1)由两个相互正交的载波构成,每个载波被一组离散的振幅{Am),{Bm)所调制,故称这种调制方式为正交振幅 调制。式中T为码元宽度,m=1,2,…,L,L为Am和Bm的电平数。MQAM中Am和Bm振幅可以表示成:

基于FPGA的高阶QAM调制器的实现

  式中:A是固定的振幅,dm,em由输入数据确定,dm,em决定了已调MQAM信号在信号空间中的坐标点。在调制过程中,载波的振幅与相位都发生了变化,因此,已调信号矢量星座图中每一个坐标点代表了一种编码组合,同时也代表了正交信号矢量合成后的不同的相位及电平,第i个信号可用数学描述为:

基于FPGA的高阶QAM调制器的实现

  因此每一个坐标点也由Ai和φ i惟一确定。

  3 64QAM调制器系统设计

  图1给出了全数字实现的64QAM调制器的电路原理结构。除D/A变换外,每个功能模块都用FPGA实现。扰码、串并转换和差分编码采用原理图的方法进行设计,电平转换及星座图映射采用查表法(LUT)进行设计。本设计的难点为成形滤波器和基于DDS的正交调制器实现,下面重点描述成形滤波器和基于DDS的正交调制器的实现方法。

基于FPGA的高阶QAM调制器的实现

  3.1 成形滤波器的设计

  为了让信号在带限的信道中传输,提高频谱利用率,通常在发送端把信号经过成形滤波器进行带限,由此就会引入码间干扰。为有效地减少码间干扰,按照最佳接收理论,收发基带滤波器应共轭匹配,设计时收发基带滤波器采用均方根升余弦滚降滤波器即能满足要求。

  在实际电路设计中采用具有线性相位的FIR滤波器来实现均方根升余弦滚降特性的成形滤波器。一个N阶FIR滤波器的差分方程表达式为:

基于FPGA的高阶QAM调制器的实现

  线性相位的FIR滤波器的系数是偶对称或奇对称的,利用系数的对称性可减少乘法器的数量,本系统采用N为偶数且系数偶对称的线性相位的FIR滤波器。滤波器系数是一个固定的值,根据均方根升余弦的冲击响应特性,利用Matlab软件可直接生成FIR数字滤波器系数hk(k=0,1,…,N-1)。所以滤波器的乘法都是固定系数的乘法。

  本设计采用分布式算法(DA)原理,利用FPGA查找表代替乘法器来实现FIR滤波器,其基本思想如下:

  假设输入信号数据位为B位,则滤波器在n时刻的第k个输入为:

基于FPGA的高阶QAM调制器的实现

  从式(5)可以看出,FIR滤波器中乘加单元的运算是算法核心。如果建立一个查找表(Look Up Table,LUT),表中数据由所有固定系数(h0,h1,…,hN-1)的所有加的组合构成(和用sumb表示,6∈[0,B-1]),那么,用N位输入数据构成的N位地址去寻址LUT,如果N位都为1,则LUT的输出是N位系数的和,如果N位中有0,则其对应的系数将从和中去掉。这样乘加运算就变成了查表操作。整数乘以2b可以通过左移6位实现。

  对于本系统,码元速率为25.92 Mbaud,滚降系数选取为0.5,抽头个数取N=16,抽头系数精度取10 b,输入数据为4 b,输出精度取9 b。仿真结果如图2所示。

基于FPGA的高阶QAM调制器的实现

  从图2可以看出:码元速率为25.92 Mbaud的基带信号经成形滤波后,频谱被限制在20 MHz范围内。

  3.2 正交调制器的设计

  经成形滤波后的两路基带信号分别对DDS(DirectDigital Synthesizer)产生的两路正交的载波进行调制,然后进行矢量相加形成调制信号输出。DDS的FPGA实现框图如图3所示。

基于FPGA的高阶QAM调制器的实现

  DDS的基本原理是利用采样定理,利用查找表法产生波形。相位累加器是DDS系统的核心部分,每来一个时钟脉冲,累加器将频率控制字M与相位寄存器输出的累加相位数据相加,把相加后的结果送至相位寄存器的数据输入端;相位寄存器将累加器在上一个时钟作用后所产生的新相位数据反馈到累加器的输入端,以使累加器在下一个时钟的作用下继续与频率控制数据相加。这样,相位累加器在参考时钟的作用下,进行线性相位累加,当累加器累加满量时就会产生一次溢出,完成一个周期性的动作,这个周期就是DDS合成信号的一个频率周期,累加器的溢出频率就是DDS输出的信号频率。

  用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址,这样就可以把存储在波形存储器内的波形抽样值经查找表查出,完成相位到幅值转换。ROM设计的关键问题是进行初始化,就是将正弦波的二进制幅度码按一定的格式输入到存储器初始化(.mif)文件,此文件可以C语言或者Matlab语言程序生成。

  DDS系统输出信号的频率为f0=fclk×M/2N,频率分辨率为△f=fclk/2N,当M=2N-1时,DDS最高的基波合成频率为f0max=fclk/2。对于本系统,时钟频率fclk=155.520 MHz,N取12。仿真结果如图4所示。

基于FPGA的高阶QAM调制器的实现

  由于两个正交本振的形成是通过Madab运算得到的查找表,所以由DDS得到的载频不存在幅度差异,理论上其正交性也完全可以得到保证,但由于存储精度的影响,存在量化误差。

  4 系统设计与仿真

  根据以上各模块单元的设计,构成64QAM调制器的顶层文件如图5所示。运用QuartusⅡ及Matlab软件实现64QAM调制器仿真,仿真结果如图6所示。

基于FPGA的高阶QAM调制器的实现

基于FPGA的高阶QAM调制器的实现

  5 结 语

  本文介绍了用FPGA实现全数字高阶QAM调制器的思想和方法,采用原理图和Verilog语言,用可编程芯片StratixⅡ系列中的EP2S30F484C3实现了整个设计,结果表明符合设计要求。为进一步的研究和设计全数字高阶QAM系统打下了良好的基础。

关键字:FPGA  调制  MQAM 引用地址:基于FPGA的高阶QAM调制器的实现

上一篇:采用FPGA来实现自适应波束形成算法
下一篇:ADI处理器可以支持.NET Micro Framework

推荐阅读最新更新时间:2024-05-02 20:43

基于FPGA的音乐蜂鸣器设计案例解析
本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的“傻瓜式”讲解,让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。 系统性的掌握技术开发以及相关要求,对个人就业以及职业发展都有着潜在的帮助,希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容,学习FPGA设计方法及设计思想的同时,实操结合各类操作软件,会让你在技术学习道路上无比的顺畅,告别技术学习小BUG卡破脑壳,告别目前忽悠性的培训诱导,真正的去学习去实战应用,这种快乐试试你就会懂的。话不多说,上货。 音乐蜂鸣器设计
[嵌入式]
基于<font color='red'>FPGA</font>的音乐蜂鸣器设计案例解析
推出logiCRAFT3小型多媒体显示平台
赛灵思公司 推出 logiCRAFT3 小型多媒体显示开发平台。该平台基于赛灵思公司满足汽车应用标准的低成本 Xilinx® XA Spartan™-3E 系列 现场可编程门阵列器件。与汽车市场开发系统和 IP 产品主要供应商 Xylon 公司合作开发的这一优势平台提供了更大的灵活性和可扩展能力,使得模块设计人员可以在更为广泛的车内显示系统中采用赛灵思 XA 可编程器件。 目前,车内使用的显示屏数量快速增加,例如用于导航、中控面板以及后座娱乐( RSE )系统。此外,混合显示等应用的出现也进一步刺激了市场增长以及对小型快速开发平台的需求。混合显示应用综合了模拟显示、 LCD/TFT
[应用]
基于单片机和FPGA的位移测量装置的设计
武汉大学 阳兵 彭立艮 王埏琦 夏敏莉 位移传感器广泛应用于工业和控制领域,如过程检测、物理测量和自动控制等。由于其测量精度不高,往往满足不了社会需求,也限制了传感器的应用。因此,这里设计了一套基于单片机和FPGA的位移测量装置,能够实现较高的精度测量,同时也能够达到较高的线性度,能够在各种恶劣环境下替代人工工作,实现较高精度的测量,并具有一定的实用价值。 1 整体设计方案及实现框图 系统整体实现框图如图1所示,由信号产生部分、差分放大部分、变压器耦合部分、信号处理部分、数据采样部分和处理及显示部分组成。利用DDS技术产生的信号经THS4503的差分放大之后送入差动变压器,差动变压器输出的信号经放大、整流以及滤波处理之后送入
[嵌入式]
基于单片机和<font color='red'>FPGA</font>的位移测量装置的设计
FPGA工程师的研发之道——总线的研究
iframe height=250 src="http://www1.elecfans.com/www/delivery/myafr.php?target=_blank&cb=0.996855579250699&zoneid=108" frameBorder=0 width=300 scrolling=no /iframe   如果设计中有多个模块,每个模块内部有许多寄存器或者存储块需要配置或者提供读出那么实现方式有多种,主要如下:   实现方式一:可以在模块顶部将所有寄存器引出,提供统一的模块进行配置和读出。这种方式简单是简单,但是顶层连接工作量较大,并且如果配置个数较多,导致顶层中寄存器的数目也会较多。   实现方
[嵌入式]
基于FPGA的TMR方法改进策略
基于SRAM的FPGA对于空间粒子辐射非常敏感,很容易产生软故障,所以对基于FPGA的电子系统采取容错措施以防止此类故障的出现是非常重要的。三模冗余(TMR)方法以其实现的简单性和效果的可靠性而被广泛用于对单粒子翻转(SEL7)进行容错处理。但传统TMR方法存在系统硬件资源消耗较多且功耗较大等问题。总结了传统TMR方法存在的问题,分析了一些近年来出现的改进的TMR方法的优劣,针对其存在问题指出了改进策略,并展望了TMR技术的发展趋势。   引言   软故障是是由粒子和PN结相互作用引起的一种暂态故障,软故障对在基于SRAM的FPGA上实现的电路具有特别严重的影响。由于三模冗余(Triple Modular Redu
[嵌入式]
基于<font color='red'>FPGA</font>的TMR方法改进策略
基于FPGA的高压交联电缆测试电源的研制
摘要:分析了串联谐振的原理并通过推导得出谐振电容两端电压的关系式,结合目前国内高压电缆耐压测试的发展现状,证明了变频串联谐振试验方法的优越性。对于控制部分,利用现场可编程门阵列(FPCA)实现了自动频率跟踪,使得整套系统的控制精度得以提高。经测试结果表明,研制的耐压测试电源样机具有操作简单、控制方便、体积小、重量轻等优点,在输出功率为6 kW的情况下,可以使电缆试品上承受的电压稳步升高到18 kV,满足了18 kV以下交联聚乙烯(XLPE)电缆的耐压测试要求。 关键词:电源;耐压测试;串联谐振;自动频率跟踪 1 引言     近年来,XLPE绝缘电力电缆已经取代油纸绝缘电力电缆,并逐步取代PVC绝缘电力电缆和充油电力电缆,且电压等
[电源管理]
基于<font color='red'>FPGA</font>的高压交联电缆测试电源的研制
航管二次雷达射频切换单元FPGA实现
引言 二次雷达也叫做空管雷达信标系统(Air TrafficControl Radar Beacon System,ATCRBS)。它最初是在空战中为了使雷达分辨出敌我双方的飞机而发展的敌我识别系统,当把这个系统的基本原理和部件经过发展后用于民航的空中交通管制后,就成了二次雷达系统。二次雷达是在地面站和目标应答器的合作下,采用问答方式工作,它必须经过两次有源辐射电磁波信号才能完成应有的功能。 单脉冲二次雷达是按照雷达方位角度定位体制的不同而定义的,有别于常规的二次监视雷达。常规二次监视雷达实现一个目标定位需要利用雷达定向主波瓣中对这个目标的所有应答,而单脉冲二次雷达理论上只需要利用一次询问的应答即能准确定位。单脉冲技术应用于二次雷
[网络通信]
FPGA之DDS信号发生器
本文主要涉及以下几个问题 1:频率控制字如何得到 2:DDS的框图 3:用MATLAB得到正弦波的数字量化 4:设计代码 5:仿真代码 6:仿真图 首先将正弦波信号离散化,离散成多少位的根据自己的设计精度要求来定,但最高位一定是符号位,负数用补码来表示;然后用rom或者ram来存储离散后的数据;再由频率控制字的累加来给出地址用于读出ROM或者ram中的数据。 1:相位累加器的位宽设为n,fc/(2^n)称作频率分辨率,这是能分辨出的最小频率,提高相位累加器位宽可以调高频率分辨率。目标频率f=M*fc/2^n ,fc是采样频率,M是频率控制字,由此可以得到频率控制字。 2:DDS框图其中输入到ra
[测试测量]
<font color='red'>FPGA</font>之DDS信号发生器
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved