基于FPGA的音乐蜂鸣器设计案例解析

发布者:SerendipityRose最新更新时间:2023-05-30 关键字:FPGA  数字电路 手机看文章 扫描二维码
随时随地手机看文章

本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的“傻瓜式”讲解,让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。


系统性的掌握技术开发以及相关要求,对个人就业以及职业发展都有着潜在的帮助,希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容,学习FPGA设计方法及设计思想的同时,实操结合各类操作软件,会让你在技术学习道路上无比的顺畅,告别技术学习小BUG卡破脑壳,告别目前忽悠性的培训诱导,真正的去学习去实战应用,这种快乐试试你就会懂的。话不多说,上货。


音乐蜂鸣器设计

蜂鸣器是一种一体化结构的电子讯响器,采用直流电压供电,广泛应用于计算机、打印机、复印机、报警器、电子玩具、汽车电子设备、电话机、定时器等电子产品中作发声器件。

ad5b60be-ee04-11ed-90ce-dac502259ad0.png

图1 :蜂鸣器实物图

蜂鸣器主要分为压电式蜂鸣器和电磁式蜂鸣器两种类型。

压电式蜂鸣器

压电式蜂鸣器主要由多谐振荡器、压电蜂鸣片、阻抗匹配器及共鸣箱、外壳等组成。有的压电式蜂鸣器外壳上还装有发光二极管。多谐振荡器由晶体管或集成电路构成,当接通电源后(1.5~15V直流工作电压),多谐振荡器起振,输出1.5~2.5kHZ的音频信号,阻抗匹配器推动压电蜂鸣片发声。


电磁式蜂鸣器

电磁式蜂鸣器由振荡器、电磁线圈、磁铁、振动膜片及外壳等组成。接通电源后,振荡器产生的音频信号电流通过电磁线圈,使电磁线圈产生磁场。振动膜片在电磁线圈和磁铁的相互作用下,周期性地振动发声。


按照内部有无震荡源可以分为有源蜂鸣器和无源蜂鸣器。有源蜂鸣器内部带震荡源,所以只要一通电就会发出声音;而无源内部不带震荡源,所以如果用直流信号无法令其鸣叫。必须用一定频率的方波去驱动它。


首先设计分频器,设计一个1KHz的方波,驱动蜂鸣器,观测蜂鸣器是否会有声音产生。

本小节研究如何利用蜂鸣器演唱一首曲子《世上只有妈妈好》。


下图为《世上只有妈妈好》的简谱。

ad6dceca-ee04-11ed-90ce-dac502259ad0.png

图2:世上只有妈妈好的简谱

简谱是一种比较简单易学的音乐记谱法。据说简谱是由法国思想家卢梭于1742年发明的。而最早把简谱引进我国的是我国近代音乐教育家沈心工。简谱应该说是一种比较简单易学的音乐记谱法。它的最大好处是仅用7个阿拉伯数字----1234567,就能将万千变化的音乐曲子记录并表示出来.


在简谱中,用以表示音的高低及相互关系的基本符号为七个阿拉伯数字,即1、2、3、4、5、6、7,唱作do、re、mi、fa、sol、la、si,称为唱名。

音符:1234567

唱名:do re mi fa sol la si

汉字:哆来米发梭拉西

显然,单用以上七个音是无法表现众多的音乐形象的。在实际作品中,还有一些更高或更低的音,如在基本音符上方加记一个"·",表示该音升高一个八度,称为高音;加记两个" :",则表示该音升高两个八度,称为倍高音。在基本音符下方加记一个"·",表示该音降低一个八度,称为低音;加记两个" :",则表示该音降低两个八度,称为倍低音。


在一般歌曲中,无论是在基本音符上方或下方加记两个以上的"·"的音符都是很少见的。


在简谱中,1、2、3、4、5、6、7这七个基本音符,不仅表示音的高低,而且还是表示时值长短的基本单位,称为四分音符,其他音符均是在四分音符的基础上,用加记短横线"-"和附点"·"表示。


在基本音符右侧加记一条短横线,表示增长一个四分音符的时值。这类加记在音符右侧、使音符时值增长的短横线,称为增时线。增时线越多,音符的时值越长。


在基本音符下方加记一条短横线,表示缩短原音符时值的一半。这类加记在音符下方、使音符时值缩短的短横线,称为减时线。减时线越多,音符的时值越短。


在简谱中,加记在单纯音符的右侧的、使音符时值增长的小圆点"·",称为附点。加记附点的音符称为附点音符。附点本身并无一定的长短,其长短由前面的单纯音符来决定。附点的意义在于增长原音符时值的一半,常用于四分音符和小于四分音符的各种音符之后。


在《世上只有妈妈好》的简谱中,每两个竖线之间为2秒钟的时长。每两个竖线之间有4个音符时长,但是其中有较多半个音符的长,本设计采用1/4秒为基本单位。


蜂鸣器给予不同的频率是可以发出近似1、2、3、4、5、6、7这七个基本音符。

ad84e7fe-ee04-11ed-90ce-dac502259ad0.png

图3 :各个音符所对应的频率

此模块命名为music_beep,clk为50MHz的时钟,rst_n为低电平有效的复位,beep为蜂鸣器的驱动信号。

ada24948-ee04-11ed-90ce-dac502259ad0.png

图4 :music_beep的模型

在设计时,首先将简谱中的音符存起来;利用计数器产生1/4秒为周期的脉冲,在此脉冲驱动下,将事先存好的音符一个个输出;根据音符的值,计算出分频比;根据分频比,产生对应频率的波形。将此波形输出即可。

adb3eec8-ee04-11ed-90ce-dac502259ad0.png

图5 :架构图

在进行多模块设计时,可以对每个模块只设计端口,将架构完成后。再分别设计每个模块。


《世上只有妈妈好》的简谱中共有8个四拍,每个四拍我们用8个音符来表示,合计共64个音符。在speed_ctrl中,输出的cnt为6位,正好可以表示64个状态。

在speed_ctrl中,每1/8秒让cnt增加1即可。


speed_ctrl 模块的设计代码如下:

adc52648-ee04-11ed-90ce-dac502259ad0.png

在music_mem中存储音符,存储方式为低音用1到7表示,中音用8到14表示,高音用15到21表示,music为5bit位宽。

music_mem模块的设计代码如下:

addb4c5c-ee04-11ed-90ce-dac502259ad0.png

根据频率和音符的关系,将音符对应的频率值取出来,根据频率值算出分频比。驱动时钟为50MHz,所以分频比为50M除以频率。

cal_divmum模块的设计代码如下:

adf2218e-ee04-11ed-90ce-dac502259ad0.png

知道分频数后,利用任意分频的方式,产生对的波形即可。

wave_gen模块的设计代码如下:

ae089b6c-ee04-11ed-90ce-dac502259ad0.png

设计好上述四个模块后,将它们之前设计架构的连接方式,连接起来。

music_beep顶层模块的设计代码如下:

ae188dc4-ee04-11ed-90ce-dac502259ad0.png

RTL视图如下,和所设计架构相同。

ae35feb8-ee04-11ed-90ce-dac502259ad0.png

图11 :RTL视图

在testbench中,将speed_ctrl_inst模块中的T_250ms改成10。

defparam可以重新定义参数。

testbench代码如下:

ae4c8f0c-ee04-11ed-90ce-dac502259ad0.png

由于输出的频率都较低,所以仿真时间都很长。

将参数改小,也只是加快切换输出音符的频率。由于wave_gen模块和分频模块相同,故而不在验证。只看RTL视图中,分频数是不是正确即可。

ae63a3ea-ee04-11ed-90ce-dac502259ad0.png

图13 :RTL视图

在RTL视图中,也看到cnt每10个周期增长1,然后对应输出音符。音符得出频率,根据频率得出分频数。经过验证,数据都是正确的。

分配管脚,全编译形成下载文件,下板后就可以听到《世上只有妈妈好》的歌曲了。

通过更改speed_crtl中的控制音符前进的速度,可以控制播放的速度。如果将速度控制到1/2秒的话,那么听到的歌曲将会变慢。如果将速度控制到1/8秒的话,那么听到的歌曲将会变快。


关键字:FPGA  数字电路 引用地址:基于FPGA的音乐蜂鸣器设计案例解析

上一篇:从智能走向超级智能,还需具备哪些条件
下一篇:SGM3715高保真模拟开关敲开美妙音频的大门

推荐阅读最新更新时间:2024-11-13 09:59

主动安全咋实现,给你汽车离道报警系统完整解决方案
1.项目概述 1.1 项目背景 随着汽车的普及和高速公路的兴建,汽车的主动安全性能受到人们越来越多的关注,安全辅助驾驶已成为国际智能交通系统研究的重要内容。然而,研究表明,在驾驶员--汽车--道路3个环节中,驾驶员是可靠性最差的一个环节,80%以上的交通事故来自于驾驶员的错误。据统计,其中约有44%的交通事故与车辆行驶偏离正常车道有关,其主要原因是驾驶员注意力不集中或者疲劳驾驶,造成车辆的无意识偏离。针对此情况,行车过程中的车道检测及报警的研究,受到了世界各国的高度重视。   1.2 系统功能及项目目标     系统的主要功能分为下面五个部分:     (1)通过摄像机获取车道信息,即视频帧图像     (2
[嵌入式]
提高FPGA处理总线性能的RapidIO节点设计
   1 引言   在传统的嵌入式多处理器系统中,处理器之间的互连是通过分时共享总线来实现的,所有通信争用总线带宽,由此就造成处理器越多,每个处理器可用带宽就越少, 从而带来严重的系统信息传输能力瓶颈。并且总线具有大量的引脚数目,带来了一定的电气特性和机械特性等问题,使得信号频率以及信号可传输距离都受到很大程度的制约。   RapidIO总线技术是一种基于高性能包交换的互连技术,具有极低的延迟(纳秒级)和高带宽。RapidIO总线技术的提出 消除了带宽这个瓶颈问题,成功解决了处理器集成芯片之间和线路板之间互连问题。目前RapidIO已经成为唯一的一个系统内串行互连协议标准,世界各大半导体公司都陆续推出了基于RapidIO技
[嵌入式]
基于FPGA音乐硬件演奏电路设计与实现(一)
1 系统的设计要求 应用VHDL硬件描述语言,设计一个乐曲硬件演奏电路,它能将一首预先设置存储好的乐曲自动播放出来,除此之外,也能够通过按键的方式输入音符,使其具备简易电子琴的功能。通过此项研究,能够深切的体会利用EDA工具开发的优越性,在此基础上,对乐曲硬件演奏电路功能进行丰富,具有一定的社会实用性。 根据硬件演奏电路的功能进行全局分析,采用自上至下的设计方法,从系统总体要求出发,逐步将设计内容细化,最后完成系统结构的整体设计。将功能分为以下几个部分,1)实现预先设置乐曲的播放功能;2)实现预置乐曲的暂停和继续播放实时控制功能;3)实现预置多首乐曲间的切换功能。 预置乐曲,本文选取了《梁祝》的一段作预置,作预置时,需要将乐曲音符
[电源管理]
基于<font color='red'>FPGA</font>的<font color='red'>音乐</font>硬件演奏电路设计与实现(一)
片上网络技术的发展及其给高端FPGA带来的优势
概述 在摩尔定律的推动下,集成电路工艺取得了高速发展,单位面积上的晶体管数量不断增加。片上系统(System-on-Chip,SoC)具有集成度高、功耗低、成本低等优势,已经成为大规模集成电路系统设计的主流方向,解决了通信、图像、计算、消费电子等领域的众多挑战性的难题。 随着片上系统SoC的应用需求越来越丰富,SoC需要集成越来越多的不同应用的IP(Intellectual Property)。另外,片上多核系统MPSoC(MultiProcessor-System-on-Chip)也已经成为必然的发展趋势。 随着SoC的高度集成以及MPSoC的高速发展,对片上通信提出了更高的要求。片上网络技术(Network-on-Ch
[嵌入式]
片上网络技术的发展及其给高端<font color='red'>FPGA</font>带来的优势
FPGA验证之功能仿真和时序仿真的区别与方法
这里我们使用一个波形发生器作为例子,来说明如何使用Modelsim对Quartus II生成的IP Core和相应的HDL文件进行功能仿真和时序仿真。这个例子里面使用到了由Quartus II生成的一个片上ROM存储单元。这种存储单元和RAM一样,都是基本的 FPGA 片上存储单元,在以后的设计里面会经常使用到。 功能仿真 (1)在Quartus II中设置第三方 仿真 工具,选择“Assignments-Settings-EDA Tool Settings-Simulation”,选择“ModelSim-Verilog”。如图1所示。 图1 EDA工具设置 (2)编译工程。编译带有IP Core的工程文件。 (3)编译
[电源管理]
<font color='red'>FPGA</font>验证之功能仿真和时序仿真的区别与方法
给大学生学习ARM和FPGA的建议
  对于初学者来说,要学的知识点很多,到底从哪里下手,人们常常感到非常迷茫。大一学生先从C语言开始入门,在大一阶段由于对计算机还非常陌生,因此不可能写出一个具有完整图形界面的软件,重点以“与硬件无关的计算方法、数据结构”为基础学习C语言,至少练习编写一万行C代码,否则不会找到编程的感觉,也体会不到编程乐趣,很多人就是因为缺乏一定量的训练,所以对编程没有兴趣,以至于未到毕业时就全部忘记了,程序设计是一项实践性很强的实践活动,没有大量的实践作为基础是很难入门的,因此我认为编写一万行代码是判定是否入门的依据。请初学者记住:当你编写了一万行代码时,这是你能够从事专业的开始,否则你不要期望在这个领域混下去。与此同时,C语言也是学习和使用Ve
[单片机]
对于数字电路PCB设计中的EMI控制技术原理介绍
引言 随着IC 器件集成度的提高、设备的逐步小型化和器件的速度愈来愈高,电子产品中的 EMI 问题也更加严重。从系统设备 EMC /EMI 设计的观点来看,在设备的 PCB 设计阶段处理好EMC/EMI问题,是使系统设备达到电磁兼容标准最有效、成本最低的手段。本文介绍 数字电路 PCB 设计中的EMI 控制技术 。 1 EMI 的产生及抑制原理 EMI  的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。它包括经由导线或公共地线的传导、通过空间辐射或通过近场耦合三种基本形式。EMI 的危害表现为降低传输信号质量,对电路或设备造成干扰甚至破坏,使设备不能满足电磁兼容标准所规定的技术指标要求。 为抑制EMI,数字电
[电源管理]
对于<font color='red'>数字电路</font>PCB设计中的EMI控制技术原理介绍
智多晶贾红:国产FPGA将迎来黄金发展时代
“如今几年的芯片黄金发展期,使我国FPGA产业从空白到与美国只有两代差距,包括智多晶、安路、紫光同创、高云等多家FPGA公司诞生并发展。”智多晶董事长贾红在出席2020年第十届松山湖中国IC创新高峰论坛时表示。 FPGA行业在2012年前,主要是反向分析为主, 满足特种行业需求。而在2012年后,众多完全国产正向设计FPGA公司的设立,经过8年的不断创新发展, 国产FGPA已得到业界的认 可和使用。 智多晶“三步走”战略 贾红给出了智多晶发展的三步走战略,第一阶段是技术验证(2012~2016),基于成熟工艺制程验证创新架构开发出高性价比的产品,占领市场,解决公司的生存问题。 第二阶段是技术扩展(2017~202
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
更多往期活动

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved