爱特公司 (Actel Corporation)针对其低功耗IGLOO® nano FPGA推出全新的低成本入门级开发包。这一nano开发包的价格为49.95美元,预计能够加快Actel nano FPGA在行业的采用。
IGLOO nano开发包可用于瞄准各种逻辑密度的IGLOO nano FPGA或较低成本ProASIC3 nano FPGA的原型构建设计,IGLOO nano和ProASIC3 nano两个系列器件的封装尺寸兼容,为设计人员提供了灵活的器件选择。爱特公司市场拓展和业务发展副总裁Rich Kapusta称:“如果你是便携式设备的设计人员,这一开发包可让你加快产品上市,同时保持在功耗、价格和尺寸上的竞争优势。无论你是设计需要微型3 mm x 3 mm芯片的手持式产品,或者需要更高密度和性能的便携式医疗产品,爱特公司都可以提供最广泛的低功耗 (nano-power)、低价格 (nano-price)、小尺寸 (nano-size) 器件选择,以满足对功耗敏感之应用的需求。”
IGLOO nano入门级开发包包括了一个备有IGLOO AGLN250V2-ZVQG100器件的开发板,一个编程棒 (programming stick)、用户指南和设计示例。该开发包可配合爱特公司的Libero开发工具一起使用,提供与LED的简单连接和开关功能,从而实现一个简单的设计,让所有I/O都可以连接至外部系统或应用。这一电路板经由连接至IGLOO nano板的编程棒,通过USB连接进行编程。此外,IGLOO nano板还包括一个连至UART的单独USB连接,可实现与个人电脑的超级终端 (hyper terminal) 连接,从而让数据流向和流出电脑,这项功能让设计人员可以对在 IGLOO nano 器件上运行的已编程应用,进行完善的数据控制。
关键字:Actel IGLOO NANO FPGA
引用地址:
Actel推出IGLOO NANO入门级开发包
推荐阅读最新更新时间:2024-05-02 20:46
FPGA 与ASIC对比
ASIC和FPGA具有不同的价值主张,选择其中之一之前,一定要对其进行仔细评估。 2种技术的比较信息非常丰富。 这里介绍了ASIC和FPGA的优势与劣势。 FPGA和ASIC的设计优势比较 FPGA的设计优势 ASIC的设计优势 更快的面市时间 - 无需布线、掩模和其它制造步骤。 全定制性能 - 实现设计,因为器件满足设计技术要求。 无NRE (临时花费) - 与ASIC设计有关的成本 降低单位成本 - 用于实现大批量设计 缩短了设计周期 - 由于软件可以处理很多布线、布局和实现问题。 小型化 - 器件满足设计技术要求。 更加可预测的项目周期 - 由于消除了可能的 re-spi
[新品]
第三方软件快速实现FPGA嵌入式系统设计
FPGA问世已经超过20年,现在FPGA在复杂逻辑电路以及数字信号处理领域中扮演着越来越重要的角色,SoC以其低功耗、高性能、低成本、高可靠性等优点成为嵌入式系统的发展趋势。不过,对于很多设计者来讲这还是“新鲜事物”。学习并掌握一项新的技术或具备某种能力,比如学习FPGA开发技术并将其应用到实际系统中,这是一项艰巨任务。Altium Designer 提供了一种简单轻松的方法,可以帮助软/硬件工程师共同应对FPGA嵌入式系统开发的挑战。Altium designer拥有强大的嵌入式系统设计功能以及非常便捷的设计流程,它在FPGA 及嵌入式智能方面有如下优势: 1) 完整功能、统一的设计环境 a) 简单易
[嵌入式]
凌力尔特Nano电流电压监视器锁定多电池应用
凌力尔特(Linear Technology)发表2.5~36伏特(V)双输入电压监视器--LTC2960,此元件仅耗850奈安培(nA)的静态电流,可于电池供电应用延长电池寿命。 LTC2960提供两个可调节的监视输入,可透过配置提供欠压(UV)或过压(OV)监视、低电量指示、欠压锁住(UVLO)、电源供应定序讯号或高压视窗比较器,以用于微处理器、直流对直流(DC-DC)切换器或低压降线性稳压器(LDO)系统。 LTC2960透过宽广的电压操作范围及低电流消耗满足广泛的电池供电、可携式应用要求,并采用精小的2毫米(mm)×2毫米DFN或ThinSOT封装。 独特的功能集使LTC2960能在低功率电压监视应用上达到差异
[电源管理]
CPLD与FPGA的用途及区别
FPGA/CPLD能做什么呢? 可以毫不夸张的讲,FPGA/CPLD能完成任何数字器件的功能,上至高性能CPU,下至简单的74电路,都可以用FPGA/CPLD来实现。 FPGA/CPLD如同一张白纸或是一堆积木,工程师可以通过传统的原理图输入法,或是硬件描述语言自由的设计一个数字系统。通过软件仿真,我们可以事先验证设计的正确性。在PCB完成以后,还可以利用FPGA/CPLD的在线修改能力,随时修改设计而不必改动硬件电路。 使用FPGA/CPLD来开发数字电路,可以大大缩短设计时间,减少PCB面积,提高系统的可靠性。 FPGA/CPLD还可以做数字IC设计的前端验证,用这种方式可以很大程度上降低IC设计的成本。 FPGA
[嵌入式]
一种基于FPGA的高速误码测试仪的设计
误码分析仪作为数字通信系统验收、维护和故障查询的理想工具,广泛应用于同轴电缆、光纤、卫星及局间中继等符合CEPT(European Confence of Postal and Telecommunications Administrations)数字系列通信系统传输质量的监测。评价一个通信系统的可靠性的指标就是检测该通信系统在数据传输过程中误码率的大小,本文设计的高速信号误码测试仪,用于对EPON中接收和发送突发光信号的接收模块的可靠性进行检测。目前误码分析仪的工作模式已发展到如下4种:分析仪模式、发生器模式、分析仪/发生器模式、直通模式。本设计中的误码测试仪属于第3种类型,即该误码测试仪可以产生测试的码流,又可以进行误码测试。
[测试测量]
英特尔:加速专项人才培养,助力FPGA生态建设
在数字经济与实体经济深度融合的今天,融合发展带来的超大量数据运算对数据处理提出了更高的要求。面对数据形态、数据格局以及数据价值的巨大变革,FPGA以其高效灵活、低延时、可重复编程、低功耗以及在高速计算领域的优异特性为数据的计算变革提供了新的实现途径,成为加速智能时代发展的核心芯片技术之一,广泛应用于对信息传输速率、数据处理能力要求高以及处于创新实验论证的行业,比如5G通信、工业、航空航天、医疗、大数据、云计算、人工智能、自动驾驶、物联网等领域。 随着相关领域的快速发展,产业对FPGA人才的数量和质量提出了更高的要求,培养国内FPGA专业人才成为新的发力点。作为全球FPGA领头羊之一的英特尔,近日在其FPGA中国创新中心与众多生
[嵌入式]
FPGA配置模式
FPGA有多种配置模式:并行主模式为一片FPGA加一片EPROM的方式;主从模式可以支持一片PROM编程多片FPGA;串行模式可以采用串行PROM编程FPGA;外设模式可以将FPGA作为微处理器的外设,由微处理器对其编程。 如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低FPGA与PCB并行设计的复杂性等问题,一直是采用FPGA的系统设计工程师需要考虑的关键问题。如今,随着FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向发展,系统设计工程师在从这些优异性能获益的同时,不得不面对由于FPGA前所未有的性能和能力水平而带来的新的设计挑战。 在很多项目设计中采用Altera 公司基于SRAM架构Cyclo
[嵌入式]
莱迪思推出Lattice Insights培训网站,助力FPGA应用设计和开发
中国上海——2023年6月25日—— 莱迪思半导体公司,低功耗可编程器件的领先供应商,今日宣布推出官方培训门户网站“Lattice Insights™”,帮助客户和合作伙伴充分体验低功耗FPGA设计。 Lattice Insights由FPGA和培训专家开发,提供各种学习计划、强大的课程库以及可定制的交互式讲师指导培训,涵盖FPGA开发的方方面面,包括芯片、软件、解决方案、开发板等。 莱迪思全球销售高级副总裁Mark Nelson 表示:“Lattice Insights旨在为我们的客户提供全面的内容和实践培训,帮助他们扩展专业知识,并将先进的解决方案推向市场,无论他们已经有多年的FPGA开发经验,还是第一次使用FPGA,都
[嵌入式]