Altera公司(NASDAQ: ALTR)今天宣布,40-nm Stratix® IV E FPGA高端密度范围增大到业界领先的820K逻辑单元(LE)。Stratix IV EP4SE820 FPGA是业界同类产品中密度最大、性能最好、功耗最低的FPGA。EP4SE820 FPGA非常适合各种需要大容量FPGA的高端数字应用,包括ASIC原型开发和仿真、固网、无线、军事、计算机和存储应用等。
Altera的Stratix IV E FPGA提供四种器件,密度范围在230K到820K LE之间。新的EP4SE820比Altera的EP4SE530密度高出53%,至少比最相近竞争产品容量最大的器件快出一个速率等级。利用EP4SE820 FPGA所具有的密度、性能和低功耗特性,用户简化了设计划分,加速了验证过程,降低了系统总功耗。
Stratix IV E FPGA中的LE数量增加到820K之后,ASIC原型开发人员能够在一片FPGA中实现容量更大的ASIC设计,简化了电路板设计,减少了设计划分的数量。对于希望在完成FPGA原型开发后,将设计移植到ASIC的设计人员,Altera通过其HardCopy® IV ASIC提供低风险、低成本ASIC移植途径。
Stratix IV EP4SE820 FPGA的关键特性
- 820K LE和650K寄存器
- 23.1 Mbits 600-MHz嵌入式存储器
- 960个550 MHz的18x18乘法器
- 1,120个I/O
- 1.25-Gbps LVDS
- Altera获得专利的可编程功耗技术
Altera的高端Stratix FPGA支持系列产品间的无缝移植,因此,用户现在就可以开始他们的Stratix IV E FPGA设计工作。利用这种移植功能,用户将现有的Stratix III FPGA设计移植到Stratix IV E FPGA,不需要改变器件引脚布局或者电路板布板。
使用Quartus II软件在编译时间上的优势
高密度FPGA设计人员面临的最关键的一个问题是怎样缩短编译时间,从而尽快将产品推向市场。Altera® Quartus® II设计软件为Stratix IV FPGA用户提供了多种效率非常高的功能,更迅速的达到时序逼近。与最相近竞争产品的40-nm高密度FPGA相比,高级布局布线算法、多处理器支持和渐进式编译等功能帮助用户将编译时间平均缩短了两到三倍。
Altera元器件产品营销资深总监Luanne Schirrmeister评论说:“用户需要容量更大、速度更快的FPGA,特别是在ASIC原型开发和仿真领域,我们提供业界密度最大的FPGA,满足了他们的需求。采用资源丰富的EP4SE820 FPGA,用户能够将更多的逻辑适配到FPGA中,以更低的成本更好的突出其产品优势。”
关键字:FPGA Altera 技术领先
引用地址:
820K-LE Stratix IV FPGA进一步扩大Altera的技术领先优势
推荐阅读最新更新时间:2024-05-02 20:52
软件无线电设计中的FPGA应用要点
介绍 软件无线电(SDR)是具有可重配置硬件平台的无线设备,可以跨多种通信标准。因为具有更低的成本、更大的灵活性和更高的性能,软件无线电已迅速成为军事、公共安全和商用无线领域的事实标准。SDR成为商用流行的主要原因之一是它能够对多种波形进行基带处理和数字中频(IF)处理。IF处理将数字信号处理的领域从基带扩展到RF。支持基带和中频处理的能力增加了系统灵活性,同时减小了制造成本。 基带处理 --- 无线标准不断地发展,通过先进的基带处理技术如自适应调制编码、空时编码(STC)、波束赋形和多入多出(MIMO)天线技术,支持更高的数据速率。基带信号处理器件需要巨大的处理带宽,以支持这些技术中大计算量的算法。例如,美国军
[模拟电子]
基于FPGA的UART接口开发
设计背景 串口即通用异步收发器(UART,Universal Asynchronous Receiver Transmitter)。串行通信具有传输线少、成本低、可靠性高等优点,所以系统间互联常采用RS-232接口方式,一般该接口由UART 专用芯片来实现。但UART接口芯片一般引脚较多,内含许多辅助模块和一些辅助功能,在实际使用时往往用不到这些功能,因此若采用UART专用芯片,必将使电路变得复杂,PCB面积增大,从而导致成本增加,系统的稳定性和可靠性降低。基本的UART通信只需要两条信号线(RXD和TXD),接收与发送是全双工形式,其中TXD是UART的发送端, RXD是UART的接收端。由于FPGA的功能日益强大,开
[嵌入式]
基于ARM+FPGA的可重构MAC协议的设计与实现
0 引言 基于CSMA/CA的MAC协议的优势在于其简单和健壮性,适用于分布式网络,每个节点无需维持和动态更新周围相邻节点的状态信息,可以独自决定何时接入信道,只要上层有数据需要传输,MAC层就会对信道进行竞争,因此该协议的应用也相当广泛。嵌入式技术的发展对MAC协议的实现也提供了很好的技术支撑。本文搭建了一种基于ARM和FPGA相结合的嵌入式开发平台,并在此基础上设计与实现了基于CSMA/CA的MAC协议。由于ARM和FPGA本身就是可重构器件,同时将FPGA中的一些协议参数由ARM来设置,通过修改ARM的代码就可以实现对FPGA中协议功能的调整,方便快捷,不再需要重新生成比特文件下载,有利于MAC协议可重构的实现。 1 协议
[单片机]
FPGA与MCU/模拟技术整合提速
继赛灵思今年年初发布了与ARM的合作计划之后,Altera近日发布了与ARM、英特尔等的合作计划,Actel则被模拟/混合信号公司Microsemi收购,这一系列事件都预示着在微控制器、模拟IC和FPGA领域正出现一些多层次的整合趋势。针对这些整合趋势,FPGA业内的另一些企业如Lattice、SiliconBlue、Acrhonix、Quicklogic和InPa未来会如何? Microsemi收购Actel与模拟企业产生协同效应 优势:两者的整合除了能加强在军工、航天领域的优势外,还将共同拓展工控、消费电子、汽车等市场,旨在改变两者在不同行业的不利竞争局面。 待观察方面:被收购后,Actel的反熔丝产品和
[嵌入式]
基于ASIC+FPGA的IPv6路由器PoS接口设计
摘要:提出IPv6路由器PoS接口的设计原则,给出基于PMC公司的PM5380型8%26;#215;155Mbit/s电路和Xilinx公司VIRTEX-II PRO型大规模可编程器件的155Mbit/s PoS接口硬件设计与实现方案,并对其中关键的FPGA设计技术做了描述。
关键词:IPv6路由器 现场可编程门阵列PoS 网络互通
IP over SDH(PoS)技术是通过SDH提供的高速传输通道直接传送IP分组,它位于数据传输骨干网,使用点到点协议PPP将IP数据包映射到SDH帧上,按各次群相应的线速率进行连续传输,其网络主要由大容量的高端路由器经由高速光纤传输通道连接而成。这种技术实际上是对传统IP网络概念的延续,完全
[应用]
Arria II GX FPGA通过PCIe 2.0规范测试
Altera公司(NASDAQ: ALTR)今天宣布,其40-nm Arria® II GX FPGA符合PCI Express® (PCIe®) 2.0规范。器件成功通过了PCI-SIG实验室的PCI-SIG®兼容性和通用性测试,现在名列PCI-SIG综合供应商名单中。Arria II GX FPGA的x8路配置支持PCIe Gen1端点应用。 目前发售的Altera中端Arria II GX FPGA集成了收发器,数据速率高达3.75 Gbps,器件中嵌入了可配置硬核PCIe接口。器件的硬核IP模块实现了PCIe Gen1 (PIPE) PHY-MAC、数据链路和处理层。可以灵活配置这一IP模块,满足端点和根端口
[嵌入式]
基于FPGA的三相PWM发生器
摘要: 介绍了基于FPGA设计+的三相PWM发生器。该发生器具有灵活和可编程等优点,可应用于交流电机驱动用的三相电压源逆变器。实验结果验证了本设计的有效性。
关键词: 脉宽调制 现场可编程门阵列
随着现代工业的要求和微电子技术的进步,交流传动已经迅速地从模拟控制转向数据控制,其中PWM技术与方法是其核心内容。但数字化PWM电路一直是设计中的难点,除了集成三相PWM发生器的80C196MC、TMS320F240等微处理器外,均采用中小规格集成电路设计感想 PWM,这是非常复杂的,往往使电路复杂、可靠性差。本文介绍了一种用单片大规模FPGA实现的三相PWM发生器,它具有三相脉冲中心对称、P
[半导体设计/制造]
超强科普帖:萨德到底是个什么鬼?
“萨德”系统(THAAD)是美国研制的机动式战区弹道导弹防御系统,主要是针对高空导弹进行拦截,采用卫星、红外、雷达三位一体的综合预警方式。能与TMD、NMD系统相连接,而且导弹射程远,防护区域大。该系统由拦截弹、车载式发射架、地面雷达,以及战斗管理与指挥、控制、通信、情报系统等组成。下面就随网络通信小编一起来了解一下相关内容吧。 超强科普帖:萨德到底是个什么鬼? “萨德”系统(THAAD)有两套核心组件,其一是拦截弹,长6.17米,最大弹径0.37米,起飞重量900公斤,最大速度可达2500米/秒,由助推器、动能拦截器(KKV)及整流罩组成。动能拦截器由姿控、轨控发动机组合提供直接控制力,采用侧窗探测红外凝
[网络通信]