恩智浦半导体(NXP Semiconductors)近日宣布,其推出的支持JESD204A标准的CGV 系列数据转换器,与Altera公司Stratix IV GX及Arria II GX FPGA系列实现互通,今后还将与Cyclone IV GX FPGA系列实现互通。对设备设计者来说,可编程逻辑器件与高速转换器之间的互通性是关键验收标准之一,因为这种互通可以消除与项目进度相关的风险和成本问题。
恩智浦的新型JESD204A标准转换器适用于蜂窝基站和其他无线通信基础设施设备,以及医疗、仪器仪表和军事/航空航天应用。恩智浦提供ADC及DAC评估板,搭载Altera HSMC接口,可轻松实现与Altera FPGA评估板的连接,快速展示器件互通性。恩智浦及Altera评估板目前面向全球合格的OEM制造商提供。基于ADC1413D的恩智浦JESD204A ADC评估板,将于2月15日-18日在西班牙巴塞罗那举行的2010世界移动大会上进行预展。
恩智浦半导体高速转换器事业部高级总监兼产品线经理Maury Wood表示:“恩智浦半导体很高兴将这种可靠的互通性提供给我们的CGV客户,许多客户都希望在其系统设计中采用最新的Altera FPGA。借助Altera提供的经互通验证的JESD204A IP模块,制造商能够将产品快速推向市场,而供应链也能从符合行业标准的架构中获益,提高了成本的有效性。”
Altera通信与广播业务部高级总监Arun Iyengar表示:“Altera期待着利用恩智浦的CGV数据转换器,参与设备的设计开发。我们推出的FPGA系列处于行业领先水平,其中集成收发器Stratix IV GX、Arria II GX 和 Cyclone IV GX将为设计工程师提供无缝互通保障。恩智浦JESD204A标准数据转换器与Altera FPGA的结合,必将给无线基站及远程射频头设计师带来高度的灵活性和可扩展性,同时还能增加使用便利性、降低成本。”
CGV (Convertisseur Grande Vitesse) 表明恩智浦对JEDEC JESD204A接口标准的兼容、超集实施方案,具有增强速率(最高4.0 Gbps)、增强传输(最大100 cm)、增强功能(多DAC同步)和可靠的FPGA互通性。
具体来说,恩智浦产品在收发器速率(最高达4.0 Gbps,标准速率为3.125 Gbps,增幅达28%)和发射器传输距离(最大100 cm,标准距离为20 cm,增幅达400%)方面均有显著提高。增强的CGV功能还包括 DAC1408D系列D/A转换器的多器件同步(MDS),虽然相关规格尚未出台,但在JEDEC规范中已有所涉及。恩智浦实施这一可选功能的目的,在于为LTE MIMO基站及其他高级多通道应用创造条件。恩智浦的MDS实施方案最多可对16个DAC数据流进行同步转换,并使相位保持一致。
关键字:恩智浦 Altera CGV 数据转换器 FPGA
引用地址:
恩智浦的高速转换器与Altera FPGA实现互通
推荐阅读最新更新时间:2024-05-02 21:00
数控系统内置式PLC的FPGA实现方法
为了扩展数控系统逻辑功能的可编程能力,通常在数控系统中配置PLC功能。并采用独立PLC或内置式PLC两种方式。但目前内置式PLC一般使用软件实现。有一套特有的编程与配置方法,这对使用者熟悉新功能提出了额外的要求。现场可编程逻辑器件FPGA具有很强的在线逻辑编程能力。常被应用于实现某些逻辑控制中。比如交通信号灯控制:近来也有用FPGA实现PLC的尝试。即将与需要实现的控制功能对应的梯形图直接做成FPGA硬连线逻辑。但这些应用都没有脱离FPGA本身的现场可编程特性。用户如需修改控制逻辑。就需要掌握VHDL语言及FPGA的 EDA 设计方法。否则不能提供更加友好、通用的PLC编程界面。 本文介绍了一种新的数控系统中内置式PLC的F
[嵌入式]
恩智浦执行董事、总裁兼CEO Richard L. Clemmer
Clemmer先生于2009年1月1日出任执行董事、总裁兼首席执行官。 之前,自2007年12月起,Clemmer先生担任NXP B.V. 监事会成员以及KKR集团高级顾问。加盟恩智浦之前,他帮助Agere Systems实现了扭亏为盈和重新崛起;Agere Systems是从朗讯公司分离出来的一家领先半导体公司,业务包括存储、无线数据、公共与企业网络。 他还曾担任u-Nav Microelectronics(一家领先的 GPS 技术供应商)的总裁,并曾担任昆腾公司的执行副总裁兼首席财务官,任职五年。在昆腾公司之前,Clemmer先生担任过德州仪器公司的高级副总裁兼首席财务官。 他还任职于NCR公司和
[半导体设计/制造]
基于FPGA的自适应数字传感器设计
摘要:高量程加速度传感器在小信号的激励下输出在10 mV以内,传统测试系统的噪声可能覆盖如此小的电压信号,使高量程的加速度传感器无法测试小的加速度信号。针对这一问题提出了基于自动增益切换控制理论的自适应数字传感器,该传感器能够根据加速度信号的输出电压自动选择最佳的电压增益,使高量程加速度传感器始终保持从低量程到高量程的完整加速度信号输出,拓宽了加速度传感器的动态测试范围。 关键词:高量程;加速度传感器;小信号;自适应;数字传感器 高量程加速度传感器的一般灵敏度在1 mV左右,如果加速度信号在1g~10g的范围内,则传感器的输出在1 mV~10 mV,传统测试系统的噪声就可能覆盖如此小的电压信号,那么将会无法测到完整的加速度
[嵌入式]
跳频电台中央控制单元及跳频单元的硬件设计
1 序言 跳频通信是扩频通信的一个分支,其工作原理是收发双方传输信号的载波频率按照预定规律进行离散变化,也就是说,通信中使用的载波频率受伪随机变化码的控制而随机跳变。它的突出特点是抗干扰能力强,具有较好的隐蔽性和抗截获性。 2 跳频电台的设计思路及参数 本跳频电台的设计初衷是利用最新的数字技术设计适合计算机数据通信的电台终端。根据现有条件和调研结果,采用了较为成熟和简单的编解码和同步方案。由于系统的硬件采用模块化设计,控制系统采用软件实现,因而为系统的技术升级,以及采用更优化的调制、信道编码和同步方案来实现最佳的系统性能提供了一个通用的硬件平台。 本项目设计的是自组织网网络跳频电台,跳速为4000跳/s
[单片机]
利用FPGA解决TMS320C54K/SDRAM的接口问题
在DSP应用系统中,需要大量外扩存储器的情况经常遇到。例如,在数码相机和摄像机中,为了将现场拍摄的诸多图片或图像暂存下来,需要将DSP处理后的数据转移到外存中以备后用。从目前的存储器市场看,SDRAM由于其性能价格比的优势,而被DSP开发者所青睐。DSP与SDRAM直接接口是不可能的。FPGA(现场可编程门阵列)由于其具有使用灵活、执行速度快、开发工具丰富的特点而越来越多地出现在现代电路设计中。本文用FPGA作为接口芯片,提供控制信号和定时信号,来实现DSP到SDRAM的数据存取。 1 SDRAM介绍 本文采用的SDRAM为TMS626812ATMS626812A,图1为其功能框图。它内部分为两条,每条1M字节,数据宽度为8位,故
[嵌入式]
基于FPGA的误码率测试仪的设计与实现
摘 要: 本文提出了一种使用FPGA 实现误码率测试的设计及实现方法。该设计可通过FPGA 内建的异步串行接口向主控计算机传递误码信息,也可以通过数码管实时 显示一段时间内的误码率。文章先介绍了系统构成和工作流程,然后重点分析
了关键技术的实现。
关键词: 误码测试,现场可编程门阵列
1、 概述
在通信系统的设计实现过程中,都需要测试系统的误码性能。而常见的误码率测试仪多数专用于测试各种标准高速信道,不便于测试实际应用中大量的专用信道,并且价格昂贵,搭建测试平台复杂。随着大规模集成电路的迅速发展,FPGA 在保持其集成度高,体积小,功耗低,性价比高特性的同时,能够实现越来越复杂设计功能,日益广泛的应用于通信设备的设计
[测试测量]
NXP i.MX RT106L跨界微控制器满足智能家居语音需求
恩智浦半导体(NXP Semiconductors N.V.,纳斯达克代码:NXPI)今日宣布推出其语音解决方案SLN-LOCAL-IOT。这是一个用于离线语音控制的完全集成开发平台。该解决方案包含一个完整的硬件模块设计和必要的相关软件,用于通过可自定义的唤醒词和本地命令来实施远场语音控制。该解决方案基于i.MX RT106L跨界微控制器(MCU),可满足广泛的智能家居、商用和工业市场对嵌入式语音控制的需求。 基于恩智浦i.MX RT106L MCU的语音控制解决方案,原始设备制造商(OEM)可以利用“交钥匙”解决方案大幅降低系统成本并缩短上市时间。该解决方案可为最终用户提供私密、安全、低延迟、无需动手操作的体验。此外,
[物联网]
恩智浦的边缘AI进化之路
早些年,行业对于MCU与AI之间的匹配问题争议不断。而现在,在算力资源不是很丰富的MCU上跑AI已经不是什么新鲜事,尤其在TinyML出现以后,MCU厂商纷纷发力边缘AI,不断增强片上AI性能。 当原本在云端训练和生成的模型逐渐转移到边缘,无需连接云端即可完成推理,所有的行业都将被重构,我们的生活方式也将迎来巨变。比如说,只要和咖啡机说句想喝杯咖啡,它就能按照你平时习惯做一杯咖啡。或者说,和空调说一句冷了,它就会自动根据周围环境温度情况,调节空调温度和风力。 Gartner预测,未来2~5年内,具备AI功能的嵌入式产品有望成为市场主导。到2025年,75%的数据将在边缘侧进行处理。此外,ABI Research预测,202
[嵌入式]