引 言
随着片上系统(SoC,System on Chip)时代的到来,包括复杂可编程逻辑器件(CPLD,Complex ProgrammableLogic Devi(e)和现场可编程门阵列(FPGA,Field Programmable Gate Array)的可编程逻辑器件(具有在系统可再编程的独特优点),应用越来越广泛。这给用于可编程逻辑器件编程的下载电缆提出了更高的要求。
本文研究基于IEEEll49.1标准的USB下载接口电路的设计及实现。针对Altera公司的FPGA器件Cy-ckone,通过分析它的边界扫描测试结构和各种JTAG指令,研究它的编程过程和编程特点,并提出设计方案。在接口电路硬件设计中,选用FTDI公司的USB控制芯片FT2蛎BM,实现USB物理层和链路层协议的解析;Altera公司的可编程逻辑器件EPM7064实现接口逻辑。与传统的基于PC并口的下载电缆相比,本设计的USB下载接口电路具有支持热插拔、体积小、便于携带、降低对PC硬件伤害、编程速度快等明显优点。
目前已开发的USB下载线一般需要在主机端另行设计软件来控制与下载线及目标器件之间的通信和数据传送;但是这样不仅繁琐,而且可能由于PC机操作系统的不同而影响兼容性。本文讨论的USB下载线能在A1tera公司的QuartusII开发环境下直接使用,无须在主机端另行设计通信软件。
1 系统结构及工作原理
接口电路的整体结构框图如图l所示。由于USB下载电路涉及了IEEEll49.1标准和USB协议,所以接口电路主要包含两大部分。一部分是USB接口,它连接主机和可编程逻辑器件,主要功能是进行USB和并行I/O口之间的数据格式转换,用USB控制芯片实现。另一部分是JTAG接口,它连接USB控制芯片和需要编程的逻辑器件,主要功能是进行并行I/O口和JTAG之间数据的转换,转换逻辑通过对可编程逻辑器件进行设计来实现。其他还包括一些必要的时钟电路和电压转换电路。
从主机传来的USB数据,由USB控制芯片转换为8位并行数据,经数据总线送到CPLD的可编程I/O引脚。CPLD的数据也可以通过数据总线送回USB控制芯片,然后转换为USB的数据格式传回主机。CPLD收到USB控制芯片传送来的数据后,对数据进行解析,然后转换为符合IEEEll49.1标准的编程数据和指令,从TCK、TMS和TDI串行输出到要编程的可编程逻辑器件。从可编程逻辑器件返回的符合IEEEll49.1标准的校验数据从TDO串行输入到CPLD,转换为8位并行数据传送给USB控制芯片,最后返回主机进行校验。[page]
USB控制芯片FT245BM负责解释USB协议,完成双方数据通信。其内部有USB协议引擎,并且集成的电平转换器使FIFO和控制信号能与电压为5 V、3.3 V的逻辑器件接口。USB接口电路原理如图2所示。
2 对目标器件的配置过程
对目标器件的配置流程如图3所示。
[page]
(1)识别USB下载接口
Quanus II编程器通过PC的USB接口向FT245BM依次发7e、7f、7c三个数据。FT245BM经PC的USB接口向编程器依次返回3个数据03。在编程器收到返回的3个03以后,编程器就识别此USB下载接口电路为它的下载硬件平台。
(2)测试BST电路
测试包括以下几个方面:
复位测试;
指令寄存器移位测试;
标志寄存器移位测试。
(3)下载编程数据
这个步骤把所有的编程数据从PC下载进可编程逻辑器件的配置存储器。因为这一步骤下载的编程数据庞大,所以下载时采用特快模式,并且不进行校验,避免影响下载速度。下载选用的指令是Ahcra公司自己定义的DOWNLOAD指令(00 0000 0010)。
(4)内建自测试
内建自测试是在电路内部建立测试生成、施加、分析和测试控制结构,使得电路能够测试自己。
(5)校验器件的IDCODE
在整个编程流程结束以前,再一次校验器件的ID—CODE,确认器件的BST电路在下载编程数据后足否工作正常。这一步的过程和标志寄存器移位测试完全相同。
(6)返回测试逻辑复位状态
保持TMS为高6个TCK周期,使TAP控制器进入测试逻辑复位状态,并且让TMS保持为高电平,以保持测试逻辑复位状态。这样器件的测试逻辑失效,器件的核心逻辑开始正常工作。
结语
本文所讨论的USB数据下载线能在Altera公司的QuartusII开发环境下直接使用,无须另行开发主机端通信程序。与传统并几的编程方式相比,优势十分明显:支持热插拔,使用更方便;体积更小,携带方便;编程速度更快,节约时间。为国际数字系统设计领域内正蓬勃兴起的在线编程(ISP)技术的推广与发展提供了有力的支持。
关键字:FPGA CPLD USB下载电缆 IEEE1149.1
引用地址:
基于CPLD的IEEE1149.1 USB下载电缆设计
推荐阅读最新更新时间:2024-05-02 21:03
零功耗超快速CPLD器件ispMACH4000Z及其应用
摘要:介绍了莱迪思半导体公司推出的零功耗超快速复杂中编程逻辑器件ispMACH4000Z的特征、结构和原理。该器件的最大待机电流小于30μA,最大工作频率可达265MHz,其低廉的价格和免费的软件支持使得该系列器件广泛地应用于各种基于电池的设备中,把复杂可编程逻辑器件的灵活性扩展到传统消费电子领域。 关键词:零功耗 在系统可编程 可编程逻辑器件 ispMACH4000Z 可编程逻辑器件(PLD,Programmable Logic Device)的灵活性一直受到电子工程师的喜爱,但在各种移动式消费类电子产品市场仍然是ASIC芯片的天地。有几个原因阻碍着CPLD器件进入移动设备市场,尤其是各种基于电池供电的手持设备。一是其高昂的价格,
[半导体设计/制造]
基于FPGA的身份认证智能卡设计
身份认证是保密通信和信息安全的基础。通过身份认证机制可以鉴别网络事务中涉及到的各种身份,防止身份欺诈,保证通信参与各方身份的真实性,从而确保网络活动的正常进行。因此,身份认证一直是网络安全研究领域的前沿技术。 目前使用的身份认证技术可以分为三种类型:基于所知、所有以及基于个人生物特征的认证。认证方式包括口令认证、智能卡认证以及指纹、虹膜等生物认证方式。 口令认证是最为广泛的一种认证方式,从普通的计算机登录系统到网络邮件系统都采用这种方式。但是,口令认证的安全性比较低,容易被他人盗用。基于指纹、虹膜的生物身份认证方式是生物技术在信息安全领域的应用,具有普遍性和唯一性的特点,但基于生物识别设备成本和识别技术水平的考虑,
[工业控制]
一种抗SEU存储器电路的FPGA设计
O 引言 随着我国航空航天事业的迅猛发展,卫星的应用越来越广泛。然而,太空环境复杂多变,其中存在着各种宇宙射线与高能带电粒子,它们对运行于其中的电子器件会产生各种辐射效应。辐射效应对电子器件的影响不可忽视,因为辐射会使器件的性能参数发生退化,以至失效,从而影响卫星的可靠运行,缩短卫星的使用寿命。辐射效应对电子器件的影响很多,其中最主要的有总剂量效应(TID)和单粒子效应(S-EE)。SEE按产生的影响主要包括单粒子翻转(SEU)、单粒子闩锁(SEL)和单粒子烧毁(SEB)等三种类型,其中以SEU最为常见。在各种辐射效应当中,存储器对SEU最为敏感,所以,对存储器的抗辐射设计首先要考虑的就是抗SEU设计。 事实上,不同的
[安防电子]
运用示波器和用户可定义的FPGA提高测量质量与速度
示波器的需求急速成长,同时新的研究和测试应用也需要更多、更快、更复杂的讯号。 这会需要更具智能功能的测试设备,才能准确侦测特定的讯号状况并避免空滞时间、在采集期间处理资料以缩短测试时间,或者是快速产生反馈讯号以控制待测装置 (DUT)。 过去十年来,强大 PC 软件和模块化 I/O 的紧密整合,不仅缩短了测试时间,同时也降低了整体测试成本。 软件设计仪器属于全新的产品类别,能够把用户算法扩充至仪器本身,藉此把这个概念提升到新的境界。 这样一来即可设计高度优化的测量系统,进一步实时分析每个样本,避免耗时的后续处理作业。 最后不但能够缩短测试时间,还可以更快地探索科学与研究应用。 1. 什么是软件设计的示波器? 示波器等仪器通常
[测试测量]
基于FPGA的洗衣机控制系统的设计与实现
随着时代的发展,洗衣机已成为人们日常生活中的必需品。目前全自动单筒、滚筒洗衣机已日渐盛行,但其结构复杂,日常维修和购买时成本偏高,所以结构简单、价格实惠的双缸洗衣机依然受到普通大众的欢迎。从市场反馈的情况发现,双缸洗衣机的控制电路因为采用了传统机械式的转钮,所以发生故障的概率很高,且一直以来都未找到合适的问题解决办法。随着芯片制造工艺的发展和成本的进一步降低,可编程门阵列以其具有体系结构和逻辑单元灵活、集成度高以及适用范嗣宽等特点,在大规模数据计算、嵌入式处理、通信、家用电器智能控制等方面都被广泛使用。为了改善家用双缸洗衣机机械控制系统,本文充分利用FPGA的特点,用其作为洗衣机控制系统的核心,配置电路和控制逻辑的设计是该系统
[嵌入式]
新冠病毒让笔记本电脑重获生机:莱迪思为笔记本新功能
新冠病毒的爆发让人们的工作状态发生了巨大变化,笔记本电脑市场也因此繁荣了起来。早在病毒蔓延全球之前,行业分析公司 Gartner 就曾在 2020 年 1 月指出:“Windows 10 升级的强劲业务需求让 PC 市场自 2011 年以来首次出现增长,尤其是在美国、欧洲、中东和非洲(EMEA)以及日本市场。”为了在这个日益兴盛的市场中保持竞争力,笔记本电脑的 OEM 厂商希望通过采用新技术和增添新应用来提高生产力,从而使其产品获得差异化优势。虽然其中许多技术最初是用于智能手机等设备,但它们同样可以在笔记本电脑上大放异彩,使之一方面拥有成熟笔记本电脑的强大功能,另一方面又获得移动设备的便捷和安全性,并很好地适应周围环境。 笔记
[嵌入式]
基于FPGA的全光纤电流互感器控制电路设计
电流互感器作为高压电网检测主要设备,不仅为电能的计量提供参数,而且是为继电保护提供动作的依据。随着国家智能电网和特高压电网的发展,传统电磁式电流互感器逐渐暴露出其致命缺陷,例如高电压等级时绝缘极为困难、更高电压下易磁饱和导致测量精度下降等。相比之下,光纤电流互感器具有抗电磁干扰能力强、绝缘可靠、测量精度高、结构简单和体积小巧等诸多优点,是当前研究热点。作为光纤电流互感器的核心部件,其检测和控制电路对电流检测精度和范围具有非常重要的影响。 目前检测和控制电路实现主要有两种方案,一种是以数字信号处理芯片(DSP)为核心,由于DSP的速度越来越快,使得DSP成为很多数据处理和信号检测方案的首选,但在时序控制方面是其瓶颈,由于时序
[电源管理]
FPGA实现中的SERDES接口设计和测试
近年来,芯片功能的增强和数据吞吐量要求推动了芯片产业从低速率数据并行连接转变到高速串行连接。这个概念被称为SERDES(Serializer-Deserializer),包括在高速差分对上串行地传送数据,而不是用低速的并行总线。一个典型例子是用单个PCI-Express通道取代数据速率达2.112Gbps的传统32位64MHz PCI总线,PCI-Express可达到4Gbps的数据速率,但仅使用了工作在2.5GHz的4条线。简而言之,SERDES协议允许用较少的引脚实现较高的数据速率。 图1给出了在一个复杂FPGA实现中的各种可能的SERDES接口。这个例子展示了一个网络处理器位于系统中心的高性能电路板。SERDES应用用紫色
[测试测量]