发挥 FPGA 设计的无限潜力

发布者:EE芯品资讯最新更新时间:2010-06-07 来源: EEWORLD关键字:FPGA  Altium 手机看文章 扫描二维码
随时随地手机看文章


      尽管 FPGA 为嵌入式设计带来了强大的功能与灵活性,但额外的开发流程也给设计工作增加了新的复杂性和限制问题。整合传统的硬件-FPGA-软件设计流程并充分利用 FPGA 的可再编程功能是我们的一个解决之道。

      随着 FPGA 技术逐步延伸至军事电子系统以及嵌入式电子产业的几乎全部领域,能发挥可编程逻辑优势的应用已经占据主流地位。通信、机载和控制系统尤其受益于 FPGA 的设计灵活性、现场重构和并行处理功能。同时,较短的设计周期和更加简化的验证过程则有助于加快应用投入现场的进程。

      尽管 FPGA 无所不在,但能真正全面发挥FPGA 灵活设计潜力的应用却很少。之所以存在这种局限性,原因在于 FPGA 开发很大程度上只是简单地叠加,或者最多也只是连接于传统的软硬件工作流程上。这个孤立的 FPGA 开发阶段会导致整个设计流程的复杂性大幅上升——并最终限制软硬件领域可用的设计选择范围。

      为了简化整体设计工作,并丰富设计选项,硬件设计、软件开发和可编程硬件设计等独立的设计过程需集成在一起,以作为一个整体的任务进行处理。只有在基础层面上让所有设计进程都能共享统一的设计数据库和通用的设计环境,FPGA 的可再编程性这一最主要的独特优势才能得到充分发挥,从而将 FPGA 设计推向前所未有的水平。全面发挥 FPGA 灵活性优势的关键在于了解其发展趋势及所面临的设计挑战,并掌握如何让包含 FPGA 系统中的三大设计方面(硬件、可编程硬件和软件)实现协调整合。

FPGA 从胶合逻辑向 SoC 方向发展
      FPGA 刚进入嵌入式市场领域时,被认为是用于实施大量简单胶合逻辑的方便而有效的替代技术。在这种应用中,嵌入式硬件是主要软硬件设计的附属部分,其开发过程不涉及其他组件的设计流程,也不需要与这些流程进行交互。

      不过,现在的 FPGA 器件及其使用方式已经在海量数字逻辑便捷容器概念的基础上发生了重大变化。大容量 FPGA 现在能承载整个 SoC 设计,其中处理器、内存以及高速数据处理等核心功能元素都在可编程领域实施。在军用嵌入式系统中,由于受产量相对较低的影响,很难采用 ASIC 设计方案,而 FPGA 则为充分发挥 SoC 设计方案的物理简单性和可靠性等优势提供了一条经济高效的可行之道。

      相对于简单的胶合逻辑设计而言,SoC 实施的一个重大不同点在于,软硬件开发现在基本上都是关联于、且依赖于 FPGA 设计。这是因为 FPGA 器件和支持外设是物理设计的中心与核心元素,而嵌入式应用软件也要装载在 FPGA 上发挥作用。因此,FPGA 域的任何更改都会对软硬件域造成显著影响。

受限制的创新
      如果将硬件、软件乃至当前的嵌入式硬件等设计的各个部分视作是彼此分开、互不关联的任务,则无论设计域之间如何相互依存,FPGA 产品设计的常规开发流程采用的仍然是传统方案。

      某个设计域的变动往往会对其他域造成具有破坏性影响且耗时巨大的重新设计。也就是说,必须在设计阶段早期就做出(并且锁定)软硬件分区等重大决策,这与传统的非 FPGA 嵌入式设计别无二致。实际上,FPGA 器件和外设硬件等物理硬件和随后的可编程硬件元素在有意义的软件开发之前都被依次一一锁定了。

      这些最初的决策决定了后续开发流程的参数和限制,因此设计的可选项会随着流程的逐步推进而越来越少。例如,选定的 FPGA 器件(和硬件外设)将定义包括确定采用哪种嵌入式 IP 等在内的性能上限,嵌入式硬件设计进而定义软件可用的功能。或者说,FPGA 器件只能支持该器件厂商提供的软处理器,这进而也定义了应用软件可用的编程选择。

      此外,要想微调设计方案的性能,比如将软件算法转移到嵌入式硬件中、或者从嵌入式处理器转为硬连接的处理器、抑或是选择不同的 FPGA 类型等,都会导致对硬件、可编程硬件和软件等所有域进行大规模重新设计。对开发时间紧迫的军事/航空系统而言,这种重新设计对设计周期造成的中断影响极大,因此大多数工程师都会全力避免这种设计风险的发生。不过,高性能和设计稳定性同样至关重要,因此检查处理器选项并充分利用软算法的优势来替代硬算法也是必不可少的。

重建一体化
      如前所述,简单地在现有的设计工作流程中添加 FPGA 开发流程难以充分发挥 FPGA 的全部优势。对于需要降低 NRE 成本、加快设计速度的应用而言,传统设计方法所带来的局限性会抵消这种优势;而这正是 FPGA 应当发挥最大作用的地方。

      恢复设计选择和全面发挥 FPGA 优势的第一步就是让硬件设计、软件开发和可编程硬件设计等统一起来。通过使用来自整体设计统一数据模型中的一体化设计系统和应用,设计域可随各域中设计的变化而实现交互和及时响应。在实践中,各个域采用的都是同一设计和组件库数据中的子集。由于更改可以方便地(甚至是自动地)反映在所有设计领域中,因而可以显著简化设计更改,如在软件与硬件之间进行功能转移,或探索其他器件等。

      例如,在统一设计数据池中,针对选定 FPGA 器件的设计数据和配置文件可同时适用于硬件和 FPGA 设计领域。如果 FPGA 器件或其引脚配置在 FPGA 设计阶段进行了更改,该信息会立即用于硬件设计的实施。这样,我们探索不同设计选择就能变得更加有效,而且硬件和FPGA设计域之间的引脚交换等高级设计功能也得以简化。

充分利用可再编程性
      在这种一体化的设计环境中,开发人员终于能够充分发挥 FPGA 的灵活性了。例如在典型的环境中,物理硬件组件的大多数实际放置位置会造成 FPGA 与外设的连接极为复杂,而这一方面也是高密度 BGA 封装造成的问题。解决方法之一就是在 FPGA 内部来解决部件之间布线的复杂性,通过 FPGA 可重新配置的引脚和内部布线功能来实现板上连接线路的战略安排。

      我们在这里用 FPGA 的引脚再分配和内部布线功能解决板上布线难题,还有可能减少板上空间占用和层数要求。这一理念同样依赖于平台级的软硬件与 FPGA 开发环境,只有这样才能支持硬件与 FPGA 域之间的智能和自动引脚交换。

      此外,这种一体化设计方案还将实施可提升设计流程抽象程度的全局软件系统变成了一种可能,如可采用图表或图形化嵌入式设计方法,实现软硬件域的同步。由于数据已经作为贯穿于一体化设计环境所有域的统一实体而存在,所以与采用一系列独立工具的系统不同的是,单个域中较高级的设计抽象不会增加设计数据流的复杂性。

      这种设计抽象的自然延伸的目的是实施软件元素与其所依附硬件能有效分离的高级嵌入式层。这些插入的层实现了处理器与其他硬件(如内存和外设)之间接口的标准化,因而无需再考虑 I/O 配置和总线系统的底层硬件复杂性问题。无论是进行传统设计更新、不同产品模式配置、现有 IP 重用,还是执行生产后期升级,FPGA 设计的再配置都将成为一个更简单、更低风险的过程。

      在实践中,采用 Wishbone 总线架构、基于库的 FPGA 内核可同时支持处理器和外设。通过有效“包裹”器件,使其在架构上等同于其他处理器,该内核可以提取处理器接口,从而能够根据需要修改处理器,而不会影响与其相连的外设,或者造成设计方案的被迫大幅修改。除了基于 FPGA 的“软”器件之外,上述理念还可扩展适用于混合型硬内核处理器、外部处理器以及片外独立外设和存储器器件。

新一代 FPGA 设计
      本文介绍的一体化高级设计方法是通过发挥 FPGA 主机的可再编程功能实现的。所有应用的层和接口以及功能设计本身都自动包含在 FPGA 系统中。因此,与适用于“固定”ASIC 类 SoC 设计的传统流程不同,功能相当的高级 FPGA 能在不严重影响设计方案其他部分的情况下动态探索不同的硬件设计选择。

关键字:FPGA  Altium 引用地址:发挥 FPGA 设计的无限潜力

上一篇:利用FPGA和CPLD数字逻辑实现ADC
下一篇:基于LVDS技术的实时图像测试装置的设计

推荐阅读最新更新时间:2024-05-02 21:04

基于VHDL语言的卷积码编解码器的设计
1 引言      数字信息在有噪信道中传输时,会受到噪声干扰的影响,误码总是不可避免的。为了在已知信噪比的情况下达到一定的误码率指标,在合理设计基带信号,选择调制、解调方式,并采用频域均衡或时域均衡措施的基础上,还应采用差错控制编码等信道编码技术,使误码率进一步降低。卷积码和分组码是差错控制编码的2种主要形式,在编码器复杂度相同的情况下,卷积码的性能优于分组码,因此卷积码几乎被应用在所有无线通信的标准之中,如GSM ,IS95和CDMA2000的标准中。   目前,VHDL语言已成为EDA领域首选的硬件设计语言,越来越多的数字系统设计使用 VHDL语言来完成。原因是通过VHDL描述的硬件系统“软核”便于存档,程序模块的
[嵌入式]
Altera Stratix II FPGA达到军用温度级标准
2007年3月29号,北京 ——Altera公司(NASDAQ: ALTR)今天宣布,其90nm高性能Stratix II FPGA器件系列所有封装型号均达到军用温度级标准。 Altera的Stratix和StratixII器件能够可靠地工作在商用、工业和军用温度级范围内,符合严格的规范标准。公司将工业级StratixII器件的工作范围扩展到-55°C至+125°C,达到军用温度级。与专用军事器件相比,标准工业器件应用在军事领域在价格和使用寿命上有很大的优势。StratixII系列的EP2S15、EP2S30、EP2S60和EP2S90等型号均支持军用温度工作范围。 Altera亚太区市场总监梁乐观认为:“对于军事应用设计人员而言
[新品]
Actel新添低至0.99美元的FPGA
  Actel宣布其IGLOO和成功的ProASIC3系列现场可编程门阵列(FPGA) 增添两个新成员,价格仅由0.99美元起。新的IGLOO AGL015 和 ProASIC3 A3P015 FPGA能够在消费电子、医疗设备、通信和工业应用中替代低密度FPGA和CPLD,包括便携媒体播放器、智能电话、存储卡接口、系统控制器、便携医疗仪器和无线传感器。   Actel高级副总裁Fares Mubarak称:“市场对在便携式设计中实现控制和桥接功能的低密度、低功耗可编程产品需求仍然十分巨大。在新的价位上,没有其它低密度FPGA或CPLD能够达到新的IGLOO和 ProASIC3器件的低功耗指标,使到这些低密度产品成为对功耗和价格敏
[新品]
同台竞技,FPGA厂商抢滩市场
尽管几大FPGA厂商都表示,随着IC产业的下滑,FPGA市场不可避免的受到冲击,但由于设计需求非常强劲,FPGA技术仍然大有用武之地。FPGA技术也因其高度的灵活性,以及相比ASIC和ASSP所具有的成本优势,被认为是在目前经济紧缩环境下最有增长潜力的市场之一。最近,几大FPGA厂商也都提出,FPGA技术势在必行,Altera和Lattice日前也宣布了其最新的FPGA产品。 Altera:40nm Stratix IV GT和Arria II GX Altera日前发布了集成收发器的两款FPGA产品,Stratix IV GT和Arria II GX。这两款基于40nm工艺的产品都来自Altera唯一的晶圆代工合
[嵌入式]
基于FPGA的八位RISC CPU的设计
1 引 言 随着数字通信和工业控制领域的高速发展,要求专用集成电路(ASIC)的功能越来越强,功耗越来越低,生产周期越来越短,这些都对芯片设计提出了巨大的挑战,传统的芯片设计方法已经不能适应复杂的应用需求了。SoC(System on a Chip)以其高集成度,低功耗等优点越来越受欢迎。开发人员不必从单个逻辑门开始去设计ASIC,而是应用己有IC芯片的功能模块,称为核(core),或知识产权(IP)宏单元进行快速设计,效率大为提高。CPU 的IP核是SoC技术的核心,开发出具有自主知识产权的CPU IP核对我国在电子技术方面跟上世界先进的步伐,提高信息产业在世界上的核心竟争力有重大意义。 精简指令集计算机RISC(Reduc
[应用]
FPGA电源系统管理
简介 现场可编程门阵列(FPGA)的起源可以追溯到20世纪80年代,从可编程逻辑器件(PLD)演变而来。自此之后,FPGA资源、速度和效率都得到快速改善,使FPGA成为广泛的计算和处理应用的首选解决方案,特别是当产量不足以证明专用集成电路(ASIC)的开发成本合理有效时。FPGA取得快速发展,并广泛用于大规模部署。例如,继2013年试点项目中使用FPGA成功加快Bing搜索引擎的速度之后,Microsoft®将配备FPGA的服务器使用范围扩展到云数据中心。 FPGA电源系统要求 FPGA需要几个不同的低压供电轨,每个供电轨都有自己的电压和电流规格,以便为其内核逻辑、I/O电路、辅助逻辑、收发器和存储器供电。这些供电轨
[嵌入式]
<font color='red'>FPGA</font>电源系统管理
一种基于FPGA+ARM架构HDLC协议控制器设计
简介:针对飞控模拟装置中基于HDLC协议通信需求,完成了一种新的基于FPGA+ARM架构HDLC协议控制器的设计。文中首先介紹了HDLC协议的帧结构和循环冗余校验(CRC)原理,然后结合FPGA可进行任意数据宽度操作和ARM编程简单灵活的优点,有效实现了符合HDLC协议的帧结构和CRC校验的应用方法,满足HDLC协议要求。应用结果表明设计能够很好地满足各项功能指标的技术要求。 高级数据链路控制(HDLC,High-Level Data Control)是一种同步数据传输、面向比特的数据链路层协议,具有差错检测功能强大、高效和同步传输的特点,目前HDLC协议已成为是通信领域中应用最广泛的协议之一,在飞行器设计领域经常用作飞控与舵
[单片机]
一种基于<font color='red'>FPGA</font>+ARM架构HDLC协议控制器设计
ARM 推出首款针对FPGA进行优化之处理器 进一步拓展Cortex系列产品阵容
ARM Cortex-M1处理器提供跨FPGA、ASIC及ASSP之单一架构标准协助OEM厂商降低开发成本    ARM于日前宣布推出第一款针对FPGA建置设计的处理器—ARM Cortex-M1,进一步扩大ARM Cortex系列处理器阵容,并协助OEM厂商以单一架构标准横跨不同效能领域。Actel目前已将ARM列为首要合作伙伴,并成为全球首家获得Cortex-M1处理器授权的厂商。   Cortex-M1处理器能协助OEM厂商整合针对FPGA、ASIC及ASSP等多项项目上的软体及开发工具投资,将投资成本合理化,并且透过业界标准处理器的应用,提升厂商独立开发的能力,以节省为数可观的开发成本。Cortex-M1处理器已获得各
[新品]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved