Altera Stratix V FPGA提供RLDRAM 3存储器支持-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

Altera公司(NASDAQ: ALTR)今天发布Stratix® V系列FPGA，适用于支持Micron技术公司的下一代低延时DRAM (RLDRAM® 3存储器)。Stratix V FPGA采用新的存储器体系结构，降低延时，高效实现FPGA业界最好的系统性能。Stratix V FPGA为网络设备生产商提供存储器接口解决方案，支持在互联网上迅速有效的传送视频、语音和数据。

Micron公司业务开发高级经理Bruce Franklin表示：“Micron的下一代RLDRAM 3存储器专门设计用于满足当今的宽带网络应用需求，支持在网络上更有效的传送数据。我们与Altera长期合作，他们承诺提供高性能FPGA解决方案，从而帮助设计人员轻松高效的采用我们前沿的低延时存储器。”

Stratix V FPGA为RLDRAM 3等外部存储器提供大吞吐量存储器接口，改善了对器件读/写通路的所有关键电路，以简化高频时序逼近。为进一步完善Stratix V FPGA，Altera提供存储器控制器内核和相关的设计软件，采用外部存储器时，可自动缩短设计时间。

Altera元器件产品市场资深总监Luanne Schirrmeister表示：“Altera与Micron已合作多年，改进FPGA存储器接口的延时性能，以提高带宽受限用户的系统吞吐量。这有利于用户采用独具特色的解决方案迅速将产品推向市场。在Stratix V存储器体系结构上的创新，使我们能够面向当今的高性能网络应用，提供最高效的存储器接口。”

关键字：Altera Stratix-V FPGA RLDRAM 存储器引用地址：Altera Stratix V FPGA提供RLDRAM 3存储器支持

上一篇：采用DSP的声音采集系统硬件原理及设计
下一篇：GE新型FPGA板使软件无线电、信号智能等应用获益

推荐阅读最新更新时间：2024-05-02 21:06

ARM+FPGA开发板基于FFMPEG的网络视频播放终端——米尔NXP I.MX 8M

ARM+FPGA开发板基于FFMPEG的网络视频播放终端——米尔NXP I.MX 8M MINI+ARTIX-7处理器开发板本篇测评由优秀测评者“qinyunti”提供。 01.前言米尔这款ARM+fpga开发板具备高性能的ARM MPU+多媒体能力，采用i.MX 8M Mini+Artix-7处理器，特别适合多媒体终端开发。本篇就体验搭建ffmpeg开发环境，并进行性能测试，进行视频播放，演示网络视频播放器等。 02.编译过程交叉编译 ./configure --cross-prefix=aarch64-linux-gnu- --enable-cross-compile --target-os=l

[嵌入式]

DSP完成的实时信号模拟器

前言　　在通信、雷达等数字信号处理系统的设计中,信号模拟器发挥着至关重要的作用。模拟器用来模拟实际工作过程中信号处理系统的各种输入信号,从而方便了系统调试。可以利用现有仪器模拟这些信号,也可以设计专门的模拟器。这两种方法各有特点：仪器模拟省去了模拟器的设计和调试过程,比较方便;但有时现有仪器并不能完全满足系统测试的要求,另外有些仪器的价格相当昂贵（专用的信道仿真设备一般在24000到500000美元之间）。因此,在信号模拟的方法上应视实际情况而定：对于ADC这样输入信号比较简单的的系统,可以利用任意波形发生器这些测试仪器进行测试;而对需要多输入或输入信号种类比较多的系统一般需要设计专用的模拟器。一般来说,能用容易得到仪器完成

[嵌入式]

一种基于FPGA/DSP的灵巧干扰平台设计与实现

　　引言　　目前，通信干扰的手段以信号大功率压制为主，本质上属于物理层能量干扰，存在效费比低，且容易暴露自身目标等缺点，而且随着新的功率控制和信号处理技术的应用，通信大功率压制干扰手段的应用遇到了瓶颈。大功率压制干扰手段的局限性对研究一种新的小功率灵巧干扰技术提出了迫切的需求。美国通信干扰专家Richard A．Poisel于2002年首先提出了灵巧干扰(smart jamming)的概念。他指出可以利用接收机在捕获输入信号时间和帧同步信息的过程实施攻击，这可以看作是灵巧干扰技术的雏形。当前灵巧干扰正成为国内外研究的热点。本文设计的灵巧干扰硬件平台正是基于这种背景，可以为灵巧干扰技术的发展提供硬件平台支持。　　 1 灵

[嵌入式]

程序存储器向累加器A传送指令MOVC 举例说明

MOVC A，@A+DPTR 本指令是将ROM中的数送入A中。本指令也被称为单片机查表指令，常用此指令来查一个已做好在ROM中的表格说明：此条指令引出一个新的寻址办法：变址寻址。本指令是要在ROM的一个地址单元中找出数据，显然必须知道这个单元的地址，这个单元的地址是这样确定的：在执行本指令立脚点DPTR中有一个数，A中有一个数，执行指令时，将A和DPTR中的数加起为，就成为要查找的单元的地址。查找到的结果被放在A中，因此，本条指令执行前后，A中的值不一定相同。例：有一个数在R0中，要求用查表的办法确定它的平方值（此数的取值范围是0-5） MOV DPTR，#TABLE MOV A，R0 MOVC A，@

[单片机]

赛特斯：基于FPGA的vBRAS实现

在此次世界移动通信大会—上海站的站台上，赛特斯联合英特尔、联想和中国电信北京研究院发布了vBRAS产品。如图所示，四家公司分别处于整个系统的四个层面，对于赛特斯来说，聚焦的就是边缘计算领域。赛特斯研发总经理李晏介绍道，赛特斯的FlexBNG是基于NFV架构的虚拟化BRAS设备，通过云计算平台创建一套自主、灵活的网络，实现网络资源的随需调用和弹性共享，减少业务上线时间及快速响应新的业务需求。目前FlexBNG支持三层全解耦部署，目前已完成了与电信北研院的TeleNOS系统的对接与测试，以及联想ThinkCloud VFVI平台的对接和深度优化。赛特斯研发总经理李晏 “联想提供的NFVI平台，不仅可以支持传统

[嵌入式]

赛特斯：基于<font color='red'>FPGA</font>的vBRAS实现

低功耗、小尺寸、高可靠，Lattice Certus™-NX系列问市

莱迪思半导体公司（NASDAQ：LSCC），低功耗可编程器件的供应商宣布推出全新Lattice Certus™-NX系列FPGA。该系列器件在通用FPGA市场上拥有领先的IO密度，每平方毫米的IO密度最高可达同类FPGA竞品的两倍。Certus-NX FPGA拥有卓越的低功耗、小尺寸、高可靠性和瞬时启动等特性，支持高速PCI Express（PCIe）和千兆以太网接口，可实现数据协同处理、信号桥接和系统控制。Certus-NX FPGA面向从自动化工业设备中的数据处理到通信基础设施中的系统管理等一系列应用。Lattice Nexus™是业界首个基于28 nm FD-SOI工艺的低功耗FPGA技术平台，而Certus-NX器件是在该

[嵌入式]

基于FPGA的FIR数字滤波器设计方案(一)

在Matlab/Simulink环境下，采用DSP Builder模块搭建FIR模型，根据FDATool工具对FIR滤波器进行了设计，然后进行系统级仿真和ModelSim功能仿真，其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中，从QuartusⅡ软件中的虚拟逻辑分析工具SignalTapⅡ中得到数字滤波器实时的结果波形图，结果符合预期。　　0 引言　　在信息信号处理过程中，数字滤波器是信号处理中使用最广泛的一种方法。通过滤波运算，将一组输入数据序列转变为另一组输出数据序列，从而实现时域或频域中信号属性的改变。常用的数字滤波器可分为有限脉冲响应（F

[模拟电子]

基于<font color='red'>FPGA</font>的FIR数字滤波器设计方案(一)

英特尔扩充 FPGA 可编程加速卡产品组合

全新特性：英特尔今天推出了采用英特尔® Stratix® 10 SX FPGA（英特尔超强大的 FPGA）的全新英特尔® 可编程加速卡 (PAC) ，以扩充其现场可编程门阵列 (FPGA) 加速平台产品组合。借助面向英特尔® 至强® CPU及FPGA的加速栈，这款高带宽卡可为数据中心开发人员提供强大的平台，用于部署基于 FPGA 的加速工作负载。HPE* 将成为首家将采用 Stratix 10 SX FPGA 的英特尔 PAC，和面向英特尔® 至强® 可扩展处理器及FPGA的英特尔加速栈，整合至其服务器产品的 OEM。 HPE 副总裁兼HPC与AI事业部总经理 Bill Mannel 表示：“我们看到基于 FPGA

[嵌入式]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！