基于FPGA的PROFIBUS-DP总线光电收发器设计

发布者:程序界的行者最新更新时间:2010-11-15 来源: 国外电子元器件关键字:PROFIBUS-DP  FPGA  光电收发器 手机看文章 扫描二维码
随时随地手机看文章

  O 引言

  PROFIlBUS-DP现场总线以其高速、低成本等优点而广泛应用于制造业自动化、流程工业自动化和楼宇自动化等行业,它的物理层数据传输依赖RS-485接口。RS-485接口是一种工业领域内广泛使用的串行通信接口,可采用“差分”方式在屏蔽双绞线中传输信号,因而具有较好的抗共模干扰能力,通信距离可达千米。PROFIBUSDP总线信号也可使用屏蔽双绞线传输,数据速率为9.6 kbps时的理论传输距离为1200米,波特率为12:Mbps时的理论传输距离为100米。但是,由于工业现场情况错综复杂,各种干扰相互叠加,且RS-485标准规定单段网络最多可支持32个节点(标准负载),因此,有必要使用一种中继设备来将信号更准确、更完整地传输到远端设备。而光纤和其他传输介质相比具有宽频、低损耗、屏蔽电磁辐射、重量轻等优点,因此,用光电收发器实现两线制DP(RS-485)差分信号数据与光信号之间的转换,能够有效的提高信号传输距离和传输质量,从而提高系统的可靠性与稳定性。

  1 光电收发模块的配置原理

  本光电收发模块的使用配置如图1所示。从物理层来说,原来的一个网段被光纤分成两段,此时。收发器应视为相应段的总线末端,因此,在收发器中默认内置了有终端匹配电阻,以使负载端输入阻抗与传输线的特征阻抗相匹配,从而达到消除负载端信号反射的目的。每一个光电收发器在电气性能上都占一个节点,因此,每段总线上最多可以带30个标准RS-485负载设备。

光电收发模块的使用配置[page]

  2 总体设计方案

  图2所示是光电收发器的硬件结构框图。该设计方案整体上由DP总线数据收发部分、光纤数据收发部分和数据传输方向控制部分组成。  FPGA作为主控制器负责控制数据传输的方向、检测波特率和数据交换功能。其中电源部分采用隔离的DC/DC来减少外部电路的影响。电端DP总线的RS-485收发器可选用SN75HVD06D,该芯片可支持10 Mbps数据速率;而光端的数据接收器和发送器则可选择AVAGO公司的光发送器HFBR-14x4Z和光接收器HFBR-24x2Z,它们在50mA电流驱动下,其62.5/125μm的多模光纤传输距离可达2 km。FPGA芯片选用ALTERA公司的Cvclone系列芯片EPlC3T144C8N,该芯片有2910个LE单兀、1个PLL和144个IO引脚,且性价比较高。

光电收发器的硬件结构框图

  3 FPGA逻辑设计

  FPGA包括数据传输方向检测功能块、波特率检测功能块、数据交换功能块等三个逻辑功能块。它们的电端和光端都默认为接收状态。数据传输方向检测功能块用于判断哪个端口先来数据,然后把该端口数据输出到波特率检测功能块以检测其数据波特率,数据交换功能块可根据确定好的数据传输方向和波特率来切换RS-485收发器的收发状态,并最终实现数据的光电转换传输。该三个逻辑功能块之间的关系如图3所示。

三个逻辑功能块之间的关系[page]

  3.1 数据传输方向检测逻辑

  PROHBUS-DP总线协议的传输依赖RS-485接口,故在总线空闲状态下,依靠RS-485接口前端的上拉和下拉电阻即可保证总线上的电平为“1”,RS-485收发器一般默认为接收状态。由于RS-485数据传输为半双工方式,同一时刻。线上的数据传输方向是单向的,且传输数据字节的起始位为低电平,这样,就可以根据电端接收数据和光端接收数据的低电平到来的先后顺序来判断数据的传输方向是从电端到光端,还是从光端到电端。为了避免由于线路上的干扰或者数据收发元器件的特性造成的毛刺,可对接收到的电端数据和光端数据先进行滤波去抖动处理。图4所示为数据传输方向检测流程图。

数据传输方向检测流程图

  3.2 波特率检测逻辑

  首先应对由数据传输方向检测功能块选择输出的数据进行滤波。不同的波特率分别用相应的时钟对滤波后的数据进行采样,若采到连续16个“1”,则说明总线目前处于空闲状态,下一个到来的低电平既是数据字节的起始位,之后即可开始接收数据,在一个字节(8 bits)的数据接收完毕后,即可判断接收到的数据是否为关键字(关键字为PROFIBUS-DP总线协议数据帧的开始定界符SDx)。如果某一波特率连续找到3次关键字,则将其它波特率连续找到关键字的次数清零。并将原来已经确定的波特率位清零。而当该波特率连续找到6次关键字时,则代表找到了新的波特率,此时可将刚找到的波特率确定为当前系统通讯速率,并将相应标志位置1。[page]

  3.3 数据交换逻辑

  数据传输方向和波特率确定之后,就可以进行电端和光端的数据交换了。当数据传输方向为电端到光端时,电端RS-485收发器处于接收状态,数据由电端经光发送器发送到光端线线路上;当数据传输方向为光端到电端时,在起始位数据“0”发送完毕之后,即可将电端RS-485收发器改为发送状态,在经过10个当前通讯波特率的bit时间后,再将RS-485收发器改为接收状态,并等待接收新的数据。图5所示为数据交换流程图。

数据交换流程图

  4 结束语

  该设计的创新点在于其采用FPGA硬件实现光电信号之间的转换,可以自适应波特率变化,并自动检测波特率变化。能支持PROFIBUS-DP协议规定的所有波特率,且转发数据无错包。与一般的RS-485中继设备相比,不但在传输距离和总线的负载能力上有很大提高。而且在抗干扰和通讯的稳定性方面也有突出优势,可用于各种的PROFIBUS-DP总线工业现场。

关键字:PROFIBUS-DP  FPGA  光电收发器 引用地址:基于FPGA的PROFIBUS-DP总线光电收发器设计

上一篇:Achronix将采用英特尔22nm工艺打造尖端FPGA产品
下一篇:20×18位符号定点乘法器的FPGA实现

推荐阅读最新更新时间:2024-05-02 21:11

MCU+FPGA,引发电机控制革命!
电机是电气控制联系物理世界的肌肉。工业4.0时代,物联网、智慧工厂使电机的应用更加广泛,同时也对电机控制提出了更高的要求,业界希望电机具有更加高效节能、更长生命周期、更高精度和互联特性以及更加安全可靠。为实现以上目标,一系列先进的电机控制算法应运而生,许多算法需要MCU和FPGA协同处理以实现最佳性能。新一代的电机控制解决方案不仅拥有先进的硬件性能,还具有和电路板、软件完全匹配的开发环境来简化电机控制算法的应用。 近期,Avnet发表了一篇题为 使用新的 MCU+FPGA 解决方案加速电机控制革命 的文章,文章介绍了使用新的MCU和FPGA来提升电机控制性能的解决方案。文章中说: MCU和FPGA都增加了新特性来满足新的电机控制算法
[嵌入式]
MCU+<font color='red'>FPGA</font>,引发电机控制革命!
MIPSfpga软核处理器IP设计方案
很多计算机专业的学生都只是在理论层次学习计算机体系结构方面的知识,比如数据路径、控制结构和存储系统等,但是如何将这些组合起来则完全靠学生的想象力。 MIPSfpga的出现让这一切迎刃而解,它不同于其他课程的地方在于首次采用了一款纯粹的商用软核CPU用于研究目的,用户可以在此课程的系统集成环境下详细、深入的探索计算机架构。 MIPSfpga使用一款MIPS系列软核IP——具体来讲是microAptiv核,PIC32MK处理器采用的既是此款软核。该核面向的是可编程逻辑门阵列(FPGA)。Imagination公司除了授权可以使用这款实用的MIPS软核处理器外,还准备了一系列的教学材料,从而可以使用户快速入门、开发,进而能够修改
[物联网]
FPGA产业变革下的i-IP微电子
正如Xilinx CTO Bolsens强调的“伴随这些激动人心的性能提升的同时是FPGA价格的大幅度降低,必然引发产业在设计上出现变革,在更多领域得到发展和应用。” 经过二十几年的发展,FPGA应用在全球市场虽已初具规模,基于FPGA技术的应用、ASIC验证板卡也数不胜数,但对于全球瞩目的中国市场来说,ASIC设计工程师,在开发自己高端IP时,还是会受国内现有基于FPGA的ASIC原型验证平台和IP供应产业链所困。客观来说,目前国内研发的原型验证平台的扩展和稳定性差,性价比不高,不注重售后服务;而国外虽技术强大但价格偏贵,技术支持、服务也距离遥远,让许多中小型研发机构望尘莫及,同时国内一般工程师对如何在世界范围内获
[嵌入式]
<font color='red'>FPGA</font>产业变革下的i-IP微电子
AVS I帧视频编码器的FPGA实时实现
  第一节 系统设计   本项目基于FPGA平台完成CIF分辨率图像的实时采集、AVS全I帧压缩编码,和网络传输。本项目主要由视频采集系统,数据调度系统,I帧编码系统和以太网传输系统构成,其实现框图如图1-1所示。   视频采集系统主要完成将复合视频解码成YUV(4:2:0)数字视频,为AVS 全I帧编码准备好视频数据。   数据调度系统主要完成向I帧编码系统提供原始数据,同时将编码后的码流传输到以太网传输系统。视频数据吞吐量大,带宽高,涉及到低速存储器(如DDR)和高速存储器(如FPGA内部RAM)之间大量的数据交换,成功的数据调度策略是实时实现编码的关键技术之一。本系统包含实验室设计的DDR控制器IP核和数据调度IP核。
[电源管理]
AVS I帧视频编码器的<font color='red'>FPGA</font>实时实现
深维科技荣获北航全球创新创业大赛二等奖
2019年12月底,第三届北航全球创新创业大赛总决赛在京举行。经过初赛、复赛的激烈对决和层层选拔,深维科技参赛项目“超高性能数据中心FPGA异构计算加速解决方案”从百余项参赛项目中脱颖而出,荣获本次全球创新创业大赛二等奖 。 图:深维科技荣获北航全球创新创业大赛二等奖,公司CEO樊平(左三)上台领奖 深维科技超高性能数据中心FPGA异构计算加速解决方案是在目前最高效的谷歌WebP压缩技术上,基于FPGA异构基础开发出了ThunderImage JPEG2WEP转码方案,以Baseline(一种M4模式)为例,ThunderImage JPEG2WebP的业务处理能力相当于10倍的CPU(E5-2680v4)处理能力,达到
[嵌入式]
深维科技荣获北航全球创新创业大赛二等奖
GDDR6给FPGA带来的大带宽存储优势以及性能测试
1. 概述 随着互联网时代的到来,人类所产生的数据发生了前所未有的、爆炸性的增长。IDC预测,全球数据总量将从2019年的45ZB增长到2025年的175ZB 。同时,全球数据中近30%将需要实时处理,因而带来了对FPGA等硬件数据处理加速器的需求。如图1所示。 图1 全球数据增长预测 在这样的数据高速增长的情况下,用于传输数据的网络带宽和处理数据所需要的算力也必须急速增长。传统的CPU已经越来越不堪重负,所以用硬件加速来减轻CPU的负担是满足未来性能需求的重要发展方向。未来的硬件发展需求对于用于加速的硬件平台提出了越来越高的要求,可以概括为三个方面:算力、数据传输带宽和存储器带宽。 Achronix的新一代采用
[嵌入式]
GDDR6给<font color='red'>FPGA</font>带来的大带宽存储优势以及性能测试
Xilinx:FPGA向标准化虚拟SoC平台演进
“ 未来的FPGA,将会采用创新的迭堆式封装(SIP),即在一个封装里放多个裸片的技术,到那时,FPGA将成为一个标准的、虚拟的SoC平台来应用。” 半导体行业最让人称道的是,能把沙子做成比金子还要贵的产品,并且这个故事一直延续到今天。这也激发了人们的创新意识,并不断展示创新性思维将创新技术和融合技术给人们带来的奇迹。 FPGA向平台化方向发展 一年前,EDN China记者曾采访过Xilinx公司副总裁兼首席技术官Ivo Bolsens,当时Ivo Bolsens就表示过,目前的FPGA厂商只充当技术跟随者的角色已不能满足客户的要求,而是要根据市场发展的需求,不仅在器件生产技术和设计架构方面不断创新,还要在FPGA器件的
[嵌入式]
采用单片机和FPGA设计的延时调节模块
系统结构框图如图1。其硬件结构比较简单,主要由单片机P89C51RD、RS-232/TTL接口电路MAX232和可编程逻辑器件FPGA三部分组成。单片机P89C51RD2是上位PC机和FPGA的连接纽带,它通过并口发送数据给FPGA,另一边通过RS-232/TTL接口芯片与PC机进行串行通讯;PC机主要功能是实现延时调整的可视化操作;FPGA是延时调整处理的硬件实现,单片机将PC送过来的延时调整参数输入FPGA,FPGA在单片机的控制下对信号进行延迟处理,最后送入相应传输通道。某些系统使用现场存在较强的电磁干扰,模块的设计考虑信号隔离问题,故对串行接口进行了电气隔离,强化了PC机和模块通讯的安全系数。 延时模块正
[单片机]
采用单片机和<font color='red'>FPGA</font>设计的延时调节模块
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved