多通道频率检测技术的FPGA实现

发布者:HarmoniousPeace最新更新时间:2011-07-07 关键字:频率检测  信道化  FIFO 手机看文章 扫描二维码
随时随地手机看文章
   

摘要:多通道频率检测是当前数字接收机的一种常用的频率测量方案,该方法可以较好地解决频率截获概率与频率分辨力的矛盾,并在复杂的电磁环境中具有处理多个同时到达信号的能力。文中给出了基于FPGA来实现多信道频率测量的具体方案。该方案能够充分发挥FPGA硬件资源丰富的特点,并且易于实现并行处理,可大幅度提高系统的处理速度。
关键词:多通道;频率检测;信道化;FPGA

0 引言
    在数字接收机的各种参数中,频率是最重要的参数之一,它能反映接收机的功能和用途、以及频谱宽度等重要指标。传统的顺序测频技术一般通过对接收机频带的扫描,对频域进行连续取样。该方法原理简单,技术成熟,但是,其频率截获概率与分辨力的矛盾难以解决,无法实现全概率信号截获。而多信道化的频率检测技术属于瞬时测频,其架构是采用多个频率窗口(多个信道彼此衔接相邻)来覆盖接收机的整个频段,这样,当信号进入任一个窗口时,该窗口的频率值即可被检测出。因此,该方法可解决频率截获概率与频率分辨力的矛盾,同时也为实现全概率频率捕获提供了一种参考方案。

1 多信道模型
    当一个实信号经过A/D采样之后,再进行正交下变频处理,即可得到I、Q两路相位正交信号,它们所构成的是一个复信号。该复信号的信道化示意图如图1所示。

a.JPG


    图1所示的信道是一种相互交叠的信道,它们涵盖了整个零中频信号的频率范围。一般情况下,多信道往往采用数字滤波器组来实现,但该方法需要设计M(M为信道数)个中心频率不同,而其它性质完全相同的带通滤波器。这种结构设计过于复杂,同时还加大了后续信号处理的运算速度,对实时处理极为不利。而数字滤波器组的低通型实现方法则是先将每个通道乘以一变换因子,就相当于将实际信号搬移到零中频,然后再通过LPF得到该频率信号。该方法可对带通信号的频段进行信道化分离,但是带来的新问题是当LPF用FIR滤波器实现M个滤波运算时,将占用较大的硬件资源,而且系统工作效率较低。目前,该结构已被高效DFT多相滤波器组结构所代替。
    图2所示是一种具有普遍性的基于DFT多相滤波器组的信道化高效结构,从图2中可以看出,在滤波之前,先对数据进行D倍抽取可降低滤波过程的运算量,gn(m)是低通原型滤波器hLP(n)的多相分量,其阶数可减小到原来的1/D,因而DFT可以用FFT实现。事实上,在此结构中,系统的复杂度和数据速率大大降低,实时处理能力得到了提高。

b.JPG



2 滤波器的设计及仿真
    低通型滤波器结构中的每个通道都是由原型低通滤波器乘以旋转因子形成的。根据要求,图3所示是由256阶原型低通滤波器形成的滤波器组及其信号输出仿真波形。该信号的有效带宽为300MHz,共分为32通道,每通道带宽为9.375MHz。如给此滤波器组送入频率?=28.1MHz
的单频信号,那么,通过理论计算可知,信号应在第3号通道有输出。图3 (b)所示就是第2、3、4通道的输出仿真结果,可以看出,仅第3个通道有比较强的信号输出,这与理论上的计算结果是一致的。

c.JPG



3 实现方案
    本设计选用的FPGA芯片是Xilinx公司的Virtex-4SX55,该芯片时钟资源丰富,算术运算单元和专用存储模块以及可配置逻辑的使用都很灵活,非常适合当前信号处理系统的功能实现。因此,根据图2所示的结构,就可以得到一种基于DFT多相滤波器组的信道化解决方案,其具体实现结构如图4所示。

e.JPG


    图4所示结构由延时器、系数存储器、乘加器和FFT组成。其中延迟器可实现对输入数据32个周期的延时,存储器用于存储滤波器系数。下面对该结构中几个主要组成模块的实现及仿真结果进行介绍。
3.1 延时器的实现
    本延时器采用FPGA提供的专用存取模块FIFO来实现32周期延时,其架构体系如图5所示。图中,每个延迟单元即是一个FIFO模块,FIFO的数据输出特点为先入先出。在本设计中,第一级延迟器的输出数据将作为下一个延迟器的输入数据,就相当于第一级FIFO的数据按先进先出的顺序依次向第二级FIFO压入,相邻两级的将满标志与读使能信号进行握手协议,从而实现数据的延迟输出。这样,设计8个同样结构的FIFO并进行串行级联,即可满足该结构的设计要求。

d.JPG


3.2 系数存储模块
    对于256阶原型低通滤波器,可以将h(0),h(1),…,h(255)这256个系数分成八组,每组32个,分别存储到八个存储器当中,存储器0存储的系数为:h(0),h(1),…,h(31);存储器1存储的系数为:h(32),h(33),…,h(63);以此类推。存储器可使用逻辑(LUT)实现,也可使用专用存储模块Block RAM来实现。FIFO中的目标数据和存储器中系数做乘法运算时,两者的对应关系如图6所示(以7号存储器为例)。

f.JPG


    当8个数据存储器的最后一个单元数据被读出时,8个系数存储器的0号地址单元的系数也将同时被读出,然后分别作乘累加,最后作为y(0)输出。同理,当8个数据存储器的第二个数据被读出时,8个系数存储器的1号地址单元的系数也同时被读出,然后分别作乘累加,最后的结果作为y(1)输出,以此类推,得出全部y(2)~y(31)的输出。最后将y(0)~y(31)作为FFT的输入数据进行32点FFT运算。
3.3 FFT的实现
    设计中的FFT变换可通过调用Xilinx的IP核来实现。FFT采用流水型结构,该结构能够对连续数据流进行处理,只是结果上有若干周期的延迟。FFT核的输入输出的引脚关系如图7所示。

g.JPG


3.4 仿真结果
    FPGA的设计软件可采用ALDEC公司的Active_HDL8.2,并可用Testbench文件对所设计模块进行仿真。Testbench文件读取时,可由Matlab
产生的信号数据作为FPGA仿真的激励信号,信号形式采用28.1MHz的单频信号:
    将信号数据送入图4所构建的系统后,即可在ALDEC下得到图8所示的仿真波形。

h.JPG


    由图8可以看到,该仿真结果在第3号通道上有信号输出,这与图3中用Matlab仿真的结果一致,从而验证该模块设计的正确性。

4 结束语
    本文针对多信道频率检测技术进行了研究,并在传统检测方法的基础上,结合FPGA的特点,构建了一种基于DFT多相滤波器组信道化的高效结构。该结构可解决频率截获概率与频率分辨力的矛盾,同时也为实现全概率频率捕获提供一种参考方案。经过仿真及测试验证,该方案能满足检测指标要求,从而为多信道频率检测技术提供一种设计参考。

关键字:频率检测  信道化  FIFO 引用地址:多通道频率检测技术的FPGA实现

上一篇:IP电话回声消除器的设计及其DSP实现
下一篇:FPGA帮您实现家居遥控

推荐阅读最新更新时间:2024-05-02 21:28

苗米科技基于无线识别呼吸频率检测方案
近日,苗米科技宣布完成数千万元Pre-A轮融资,由杭州兴瑞万嘉、君德TIS、星辰基金共同投资。苗米设备产品和苗米监测统计分析系统广泛应用于智慧养老,智慧安防,智能家居,智能家电、智慧车载等未来智管领域。 目前,在公共场所人群活动管理、灾后急救、生物养殖、医疗领域及安保领域等活动中,均需要快速实现对人员不能直接到达或长期驻守的空间内进行人体或其他生物检测、监控等目标,针对这一需要,如何通过生物体呼吸效应进行生物体检测是当前解决这一问题的重要措施。 虽然针对这个问题,现有技术也提出了一系列的方案,均可以实现对指定范围内环境中的生物呼吸活动特征进行远程检测识别。但在数据检测识别作业中,数据检测、识别精度相对较低,数据运算处理运算量大、运
[手机便携]
苗米科技基于无线识别呼吸<font color='red'>频率</font><font color='red'>检测</font>方案
STM32F4 USART1 TX RX FIFO
USART1 TX RX FIFO /* ********************************************************************************************************* * * 模块名称 : 串口驱动模块 * 文件名称 : bsp_uart.c * 版 本 : V1.0 * 说 明 : 实现printf和scanf函数重定向到串口1,即支持printf信息到USART1 * 实现重定向,只需要添加2个函数: * int fputc(int ch, FILE *f); * int fgetc(FILE
[单片机]
一种基于FPGA的信道化接收机的研究与设计
  现代电子战场的电磁环境复杂多变,信号环境朝着密集化、复杂化、占用电磁频谱宽带化的方向发展。另一方面,采用阵列天线对接收信号进行信号参数估计,是电子侦察系统中常规的技术手段之一。因此,宽带阵列接收系统有着广泛的应用前景。传统的宽带阵列接收机用多台单通道接收机并行工作,并行的同时接收不同频点上的信号来达到全频域覆盖的目的,也可以用多通道接收机多个通道并行同步的工作来实现,前者增加了系统成本和让整个并行系统同步工作的复杂度,后者当信道数比较大和指标要求比较高时,信号处理的复杂度和器件实现的可行性要求很高。基于多相滤波的数字信道化阵列接收机在通信类电子战中对跳频信号的快速搜索以及雷达对抗中对捷变频雷达信号的全概率截获等表现出很高的潜在
[嵌入式]
一种基于FPGA的<font color='red'>信道化</font>接收机的研究与设计
基于FPGA的MPEG-2复用器中FIFO的一种设计方案
      近几年基于MPEC-2的DVB普通数字电视在美国、南美、亚洲、大洋洲和非洲通过卫星进行广播。基于MPEG-2/DVB的多路节目复用器是数字电视传输系统的关键设备之一,因此,它的研发显得尤为重要。      目前,复用器的设计方案主要基于DSP(数字信号处理器)的实现技术,这种设计方法在理论上也能实现对传送流的复用,考虑到实现复用器诸多高速、复杂的逻辑功能,同时,FPGA(现场可编程门阵列)理论上可以无限次地重新配置,这样在一定程度上为系统的升级或局部功能的改进留下了余地。所以,从今后专用芯片的设计和开发的角度来讲,基于FPGA的设计无疑是最佳的选择。本文提出了一套基于FPGA的复用器输入部分的设计方案。    
[嵌入式]
FIFO设计A/D与DSP之间的接口
1 前言 在使用CCD对非透明薄板厚度的测量系统设计中,笔者采用高速A/D和DSP等器件设计信号采集和处理电路来确定CCD的像点位置。其具体电路如图1所示,该信号采集和处理电路由CCD驱动电路、加法电路、滤波放大等信号预处理电路、A/D转换电路、FIFO、DSP电路、时序与逻辑控制产生电路、USB总线接口电路等组成。其中DSP芯片选用TI公司生产的TMS320C6211高速数字信号处理芯片它主要用于对A/D转换后的数据进行插值和重心算法处理,从而确定CCD上像元的位置,然后把处理后的数据通过USB总线传输到PC机进行厚度计算、结果显示、存储等后续处理。该电路所需的时钟信号和采样逻辑控制时序由一片FPGA芯片产生。 当模拟
[嵌入式]
一种异步FIFO的设计方法
本文所研究的FIFO,从硬件的观点来看,就是一块数据内存。它有两个端口,一个用来写数据,就是将数据存入FIFO;另一个用来读数据,也就是将数据从FIFO当中取出。与FIFO操作相关的有两个指针,写指针指向要写的内存部分,读指针指向要读的内存部分。FIFO控制器通过外部的读写信号控制这两个指针移动,并由此产生FIFO空信号或满信号。 对于异步FIFO而言,数据是由某一个时钟域的控制信号写入FIFO,而由另一个时钟域的控制信号将数据读出FIFO。也就是说,读写指针的变化动作是由不同的时钟产生的。因此,对FIFO空或满的判断是跨时钟域的。如何根据异步的指针信号对FIFO的满状态或空状态进行正确的判断是本文研究的重点。此外,设计过程中
[嵌入式]
基于TLK10002的 SERDES FIFO 溢出解决方案
分布式基站系统中,RRU 通常会通过光纤拉远实现与 BBU 的远程互联。由于光纤自身的特性,传输过程中必然会引入抖动和漂移;尤其是漂移,因其低频特性,并且难于滤除,在SERDES 的 FIFO 深度不够的情况下有可能会造成 FIFO 的溢出。   本文首先会对这个问题进行一般性地分析,在此基础上我们将以德州仪器公司 10G SERDES 器件 TLK10002 为例,提出一个新的解决方案,即采用双时钟模式提供 SERDES系统时钟,并且探讨了这种模式的具体实现方式。同时,为了验证双时钟方案的可行性,我们搭建了相应的测试平台,并给出了相应的测试结果。   1、光纤漂移引起的 SERDES FIFO 溢出问题分析   1.1
[模拟电子]
基于TLK10002的 SERDES <font color='red'>FIFO</font> 溢出解决方案
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved