2012年2月23号,北京——Altera公司(NASDAQ:ALTR)今天宣布,使用28-nm Stratix® V GT FPGA成功演示了与100-Gbps光模块的互操作性,从而支持实现下一代100-Gbps网络。这是业界第一次演示FPGA与100-Gbps光模块的互操作性,表明了Altera®致力于帮助系统工程师和生产商开发高密度、低功耗光网络。在发布今天的新闻之前,Altera还于2011年9月宣布,Gennum和Altera为下一代100Gb/s网络演示了4x25Gb/s IC。这些解决方案相结合,增强了公司的光模块产品,为业界应用28 Gbps技术开辟了新途径。
将在2012年3月6号到8号美国洛杉矶会议中心光纤大会(OFC)的光互连论坛(OIF)多家供应商展位713举行这一演示。演示利用Molex的zQSFP+互联系统,在2 km单模(SM)光纤上测试28-Gbps传输技术。在Altera的Stratix V FPGA中,演示包括四通道PRBS31数据发生,定制支持带宽要求最高的通信系统。数据在Gennum VSR主通道上进行传输,插入损耗为12 dB,通过Molex zQSFP+连接器连接至Gennum时钟和数据恢复(CDR)集成电路。经过重新同步的CDR输出被传送至Molex 1490-nm光模块,通过2 km的SM光纤,将光数据环回至接收器。在接收方向,数据按相反顺序通过级联模块,结束在FPGA上。Altera FPGA中的误码校验器验证通过系统的整条发送和接收数据通路,表明了没有误码。
全球互联网数据量今后几年将继续迅猛增长,需要更大的带宽,推动了大规模网络更新的需求。Altera的Stratix V GT器件使用25G-QSFP+和CFP2外形封装,通过100-Gbps可插拔光模块、线路卡和直接连接铜缆,设计支持下一代25Gbps至28-Gbps数据流。它实现了优异的抖动性能,而且功耗非常低。
Stratix V FPGA采用28-Gbps集成收发器,以最低功耗实现最大系统带宽,每通道在28 Gbps时,功耗不到200 mW。Stratix V FPGA通过28-Gbps收发器以及66个全双工14.1-Gbps收发器支持背板、光模块和芯片至芯片应用。
Stratix V GT FPGA中的收发器以最低抖动实现了业界最可靠的系统。
Altera将在OIF的2825展位展示光传送网(OTN)知识产权(IP)和28-nm FPGA技术上的最新创新。公司会在关键构建模块上与业界共享信息,帮助系统和设备生产商为未来的通信系统开发密度更高、功耗更低的光网络。
供货信息
现在已经开始发售Altera的Stratix V FPGA。关于该器件的详细信息,请访问www.altera.com.cn/stratix5,或者联系您当地的Altera®销售代表。www.altera.com.cn/education/webcasts/videos/videos-industry-first-28gbps-fpga.html 还提供名为“先睹为快:业界第一款28-Gbps FPGA”的视频。
关键字:Altera FPGA 光模块
引用地址:
Altera首次演示FPGA与100-Gbps光模块的互操作性
推荐阅读最新更新时间:2024-05-02 21:55
利用Altera增强型配置片实现FPGA动态配置
1. 引言 在当今复杂数字电路设计中,大多采用以"嵌入式微控制器+FPGA"为核心的体系结构此体系结构中FPGA配置效率和灵活性的差异影响了产品的开周期和产品升级的易施性。传统的FPGA配置方案(例如调试阶段的专用下载电缆方式。成品阶段的专用配置片方式)在成本、效率、灵活性方面都存在着明显不足。针对这样的实际问题,基于嵌入式微控制器与FPGA广泛共存于复杂数字系统的背景,借鉴软件无线电"一机多能"的思想,提出了一种对现有传统FPGA配置方案硬件电路稍做调整并增加部分软件功能。即可实现FPGA动态配置的方案。本文将在介绍Altera公司Stratix系列FPGA配置模式、FPGA配置流程、增强型配置片内部工作原理的基础上给出利用E
[嵌入式]
用单片机实现SRAM工艺FPGA的加密应用
摘要:首先对采用SRAM工艺的FPGA的保密性和加密方法进行原理分析,然后提出一种实用的采用单片机产生长伪随机码实现加密的方法,并详细介绍具体的电路和程序。
关键词:静态随机存储器(SRAM) 现场可编程门阵列(FPGA) 加密
在现代电子系统设计中,由于可编程逻辑器件的卓越性能、灵活方便的可升级特性,而得到了广泛的应用。由于大规模高密度可编程逻辑器件多采用SRAM工艺,要求每次上电,对FPGA器件进行重配置,这就使得可以通过监视配置的位数据流,进行克隆设计。因此,在关键、核心设备中,必须采用加密技术保护设计者的知识产权。
1 基于SRAM工艺FPGA的保密性问题
通常,采用SRAM工艺的FPGA芯片的的配置方法主要
[应用]
Altera和TRS-STAR发布汽车行业首款可更新信息娱乐平台
PARIS平台为设计人员在汽车多媒体系统中集成知识产权提供了灵活的解决方案 2007年10月11号,北京 ——Altera公司(NASDAQ: ALTR)和TRS-STAR GmbH公司今天发布了PARIS开发平台——业界首款可完全更新的汽车市场信息娱乐平台。TRS-STAR的PARIS平台采用了Altera Stratix II FPGA,主要针对新一代汽车信息娱乐和远程信息处理汽车多媒体系统。PARIS平台支持CAN、MOST、USB、以太网和SDHC接口,其可更新汽车图像系统具有多路视频输入和视频输出功能,而且还包括音频处理模块和应用处理器。 Altera与12家软硬件知识产权(IP)供应商合作,帮助研发了这一完整的开发
[新品]
一种基于ARM-Linux的FPGA程序加载方法
1、引言 FPGA在系统上电时,需要从外部载入所要运行的程序,此过程被称为程序加载。多数情况下,FPGA从外部专用的 EPROM读入程序。这种方式速度慢,而且只能加载固定的程序。显然,当系统需要容量大而且 FPGA要加载的程序可以根据需要有选择的加载时不能采用这种方法。本文实现了一种基于外部处理器的加载方法,速度快,而且可以根据设置给FPGA加载相应的程序。 对于 Xilinx公司的 FPGA芯片,有五种加载方式:JTAG模式,串行从模式,串行主模式,并行从模式和并行主模式。JTAG模式常用于调试时,将主机综合好的程序加载到FPGA,优先级高于其他几种模式。其他加载模式取决于 FPGA上加载模式管脚(M0,M1,M
[单片机]
使用莱迪思FPGA加速低功耗AI应用的创新
ABI公司的研究表明,截至2024年,具备设备端AI推理能力的设备比例预计将达到60%。印证了过去几年里AI的快速创新,这就要求在从云端向网络边缘转变的过程中,工程师需要开发更加灵活的设计模型。这一趋势的驱动力包括对超低延迟、安全性能的需求以及带宽限制和隐私保护等。 莱迪思FPGA和软件解决方案能够帮助设计人员使用现有的芯片加速实现面向未来的模型。本文将探索莱迪思FPGA和软件解决方案在计算机视觉和网络边缘AI设计中的一些应用示例。 为何FPGA是网络边缘计算和AI应用的最佳选择 FPGA本身具有灵活性和适应性,是网络边缘计算和AI应用的理想之选。 FPGA是一种并行计算引擎,能够以较低的时钟频率运行,因此功耗较
[嵌入式]
紫光国芯第四代DRAM芯片2018年进入市场,FPGA产品尚在研发
集微网消息,近两日股价连续大涨的紫光国芯在接受数家机构调研时表示,前三季因研发投入加大及市场竞争加剧,整体毛利率下降,导致业绩下降。目前第四季度经营好于预期,对全年业绩估计相对乐观,公司积极开拓集成电路业务市场,营业收入稳定增长。 紫光国芯预计,公司2017年全年净利润为2.35亿元~3.36亿元,上年同期为3.36亿元,同比变动-30%~0%。前三季度,紫光国芯实现营业收入13.08亿元,同比增长31.31%;净利润为2.13亿元,同比下降22.912%。 针对此次投资机构调研,紫光国芯副总裁杜林虎及董秘阮丽颖在互动问答时称,紫光国芯FPGA产品目前处于研发投入阶段,已投入自有资金2亿多,目前的产品还处于中低端市场,今后还要向高
[手机便携]
Altium Designer软件内新增Aldec FPGA仿真技术
Altium和Aldec日前签署的OEM协议中决定将Aldec的FPGA仿真功能添加到Altium Designer软件中去。 该协议的签署使进行FPGA(现场可编程门阵列)设计的电子产品设计师们如虎添翼,业内领先的Aldec VHDL及Verilog仿真功能实现了无缝集成,与Altium Designer软件融为一体。电子产品设计师们可以在Altium电子产品设计统一架构中使用久经考验的Aldec仿真技术。 Altium首席执行官Nick Martin表示:“多年来,Altium Designer一直拥有基于FGPA设计的简单VHDL(超高速集成电路硬件描述语言)仿真功能,但这并非我们的核心能力。Ald
[嵌入式]
FPGA之DDS信号发生器
本文主要涉及以下几个问题 1:频率控制字如何得到 2:DDS的框图 3:用MATLAB得到正弦波的数字量化 4:设计代码 5:仿真代码 6:仿真图 首先将正弦波信号离散化,离散成多少位的根据自己的设计精度要求来定,但最高位一定是符号位,负数用补码来表示;然后用rom或者ram来存储离散后的数据;再由频率控制字的累加来给出地址用于读出ROM或者ram中的数据。 1:相位累加器的位宽设为n,fc/(2^n)称作频率分辨率,这是能分辨出的最小频率,提高相位累加器位宽可以调高频率分辨率。目标频率f=M*fc/2^n ,fc是采样频率,M是频率控制字,由此可以得到频率控制字。 2:DDS框图其中输入到ra
[测试测量]