基于FPGA的LCD测试用信号发生器设计

发布者:zonheny最新更新时间:2012-08-13 来源: 电子设计工程 关键字:LCD测试  信号发生器 手机看文章 扫描二维码
随时随地手机看文章
   

摘要:在检测液晶屏特性和质量时,需要控制液晶屏显示一些标准信号。已有的一些信号产生设备产生的是AV信号、VGA信号或YPhPr信号等模拟制式的信号。模拟制式的信号需要经过图形处理器(GPU)转换成数字LVDS信号,然后输入到液晶屏的扫描控制电路产生相应图像。这个过程不可避免的会使图像信号产生一定程度的失真与损耗,影响图像质量。旨在设计一种新型信号发生器,该发生器产生的数字图像信号转换成数字LVDS信号后,直接输入液晶屏,以避免信号传输过程产生的失真与损耗。
关键词:液晶显示;信号发生器;FPGA;LVDS

0 引言
    液晶显示已成为目前平板电视与计算机显示终端的主流,液晶显示器的研究设计、生产、检验等部门甚至消费者需要用一些定量或定性的方法和指标去检验液晶显示器的质量和特性。
    液晶电视与液晶显示器是数字化的显示终端,为了与目前的计算机主机显卡相兼容,计算机显示器普遍保留了模拟制式的VGA接口,作为家用的液晶电视也普遍预留了VGA接口用来接收模拟的VGA显示信号。目前的一些LCD白平衡调整及检测设备所用的信号发生器都采用了从液晶电视和显示器的AV信号接口、VGA接口或YPbPr电视接口往液晶屏输送信号的方式,这几种显示信号须经液晶屏的控制电路再次转换为数字信号传输给液晶屏的数字扫描电路,在此过程中,信号发生器产生的数字信号经过D/A转换、传输和A/D转换,必然带来最终图像信号一定程度的失真与损耗。
    因此本文旨在设计一种输出数字量的信号发生器,直接经过液晶屏的LVDS接口输入数字量的信号。

1 液晶屏的接口
    本文研制的信号发生器的接收端为友达光电(AUOPTRONICS CORPORATION)生产的“M220EW01V0”型号22"宽屏16:9 LCD液晶屏。
    该液晶屏的逻辑控制与驱动电路对外的接口为LVDS接口。内部逻辑电路接收到LVDS输入的差分信号后解析成LVTTL电平的图像信号,由内部时序控制器控制产生X方向和Y方向的扫描信号,液晶屏显示出图像。图1为该液晶屏内部结构图。

a.JPG


    液晶屏的典型帧频率为60 Hz,典型时钟频率为72.1 MHz,LVDS接口接收的数据格式与时序如图2,图3所示。

d.JPG


    可以看出,通过设置引脚27为高电平或低电平,接收数据的时序有所区别。本文将27脚直接连至GND设为低电平。
    以上所描述是用VHDL语言编程产生图像时序的基础。

2 系统整体设计
2.1 系统整体结构设计
    本文采用Altera公司CYCLONEⅡ系列EP2C20Q240C8 FPGA作为主控制芯片,用VHDL硬件描述语言编程,以TI公司的SN75LVDS83芯片作为差分信号发送端,将系统产生的视频图像信号发送给液晶屏的LVDS接口。系统还包括按键控制输入模块,用于选择显示的图形模式和调整灰阶值;LCM模块YM1602C用于显示系统的状态信息,如图像的灰阶值等;基于Microwire协议的93C46数据存储模块用于存储系统参数;另外还有FPGA的JTAG下载接口电路,及用于主动配置方式的EPCS配置芯片部分。系统结构如图4所示。

e.JPG


2.2 系统难点设计
    液晶屏的数据输入口是LVDS接口,传输图像数据时采用LVDS技术。LVDS(Low Voltage Differential Signaling)是一种低摆幅的差分信号传输技术,它使得信号能在差分PCB线对或平衡电缆上以数百Mb/s的速率传输,其低压、低摆幅与低电流驱动输出实现了低噪声和低功耗。
    TI公司生产的SN75LVDS83芯片是用于平板电视视频传输的LVDS发送芯片,3.3 V供电,典型功耗250 mW,无信号传输时功耗小于1 mW,内含4个7 b并入串出移位寄存器,一个7倍时钟倍频器,共有5路LVDS驱动器,连接平衡线缆后可以同步传输28 b单端TTL或LVTTL数据。
    FPGA产生的图像RGB数据及同步信号并行输入SN75LVDS83芯片,它们之间的引脚连接关系如图5所示。系统采用了两片SN75LVDS83芯片,分别传输奇像素点RGB数据和偶像素点RGB数据。
    FPGA与差分信号发送电路的工作频率要求很高,FPGA的时钟频率达到50 MHz,差分信号更足高达350 MHz,因此,PCB的抗高频干扰设计是硬件设计的难点。在PCB设计中特别注意了LVDS接口的差分信号布线,数字地与模拟地的隔离问题以及信号完整性分析,同时解决了LVDS接口的阻抗匹配问题。

3 系统图像生成设计原理及实验结果
3.1 图像生成设计原理
    本文设计产生的图像分三类,第一类是纯彩色图像,包括纯红、纯绿、纯蓝和黑白图像;第二类是方块图像,各方块的色彩不同;第三类是运动图像,图像中有运动的元素。
    在显示第一类图像时,只要将RGB值设定到某一组合值,无须变化,液晶屏就显示出纯彩色的图像,在本文中还可以根据按键输入修改RGB值,因此显示的图像灰度值就可以修改,显示此类图像时液晶屏表面每个像素点的RGB值都相同;显示第二类图像时,根据行计数器和列计数器送入不同的RGB值,就可以使液晶屏表面不同区域像素点的RGB值不相同,但这类图像每帧都是相同的,因此是静态图像;RGB值除了根据行计数器及列计数器变化以外,RGB值还根据时间进行变化,这是第三类图像产生的原理。
3.2 实验结果
    表1为本系统叮实现的图像及检测功能。

f.JPG


    图6为液晶屏显示的可调灰度值的纯红、纯绿、纯蓝彩色图像。

b.JPG


    图7为液品屏显示的黑白间隔的九宫格图像。

c.JPG


    图8是可调节速度的方块运动图像截图。显示的图像清晰无抖动,运动图像中的运动方块速度可调节并且运动稳定。
    试验测试结果表明,本信号发生器达到了设计要求,可以通过液晶屏的LVDS接口提供稳定的图像信号。

4 结语
    本文研制的LCD测试用信号发生器能够产生测试LCD所需的各种图像信号,通过显示的图像来检测液晶屏的特性与质量。且本文研制的信号发生器在硬件设计方面克服了高频干扰,并且产生的是纯数字图像信号,与基于AV、VGA或YPbPr信号的模拟图像信号发生器相比,具有失真与损耗小,图像质量好的优点,可应用于实际情况。

关键字:LCD测试  信号发生器 引用地址:基于FPGA的LCD测试用信号发生器设计

上一篇:基于FPGA技术的RS 232接口时序电路设计
下一篇:基于FPGA的数字稳定校正单元的实现

推荐阅读最新更新时间:2024-05-02 22:15

应用DDS芯片AD9835开发的一种高精度频率信号发生器
    摘要: 介绍了一种DDS专用芯片AD9835,并利用该芯片设计了一种高精度频率信号发生器,讨论了DDS芯片的基本原理、应用及其与计算机、单片机的接口。并对实际结果进行了分析。     关键词: 频率合成DDS 信号源 调制 高精度测量往往需采用高精度、高稳定性、高分辨率的频率信号源。采用多个锁相环构成的频率合成器,电路复杂、价格昂贵,且信号建立时间长、动态特性较差。近年来发展起来的直接数字式频率合成器(DDS)采用高速数字电路和高速D/A转换技术,具有以往频率合成器难以达到的优点,如频率转换时间短( 20ns)、频率分辨率高(0.01Hz)、频率稳定度高(10 -7至10 -8)、输出信号频
[嵌入式]
基于FPGA和51单片机的信号发生器设计
信号发生器又称为波形发生器是一种常用的信号源并且广泛应用于电子电路、通信、控制和教学实验等领域的重要仪器之一。为了降低传统函数信号发生器成本,改善信号发生器低频稳定性。笔者结合FPGA和51单片机产生0.596 Hz频率精度函数信号。笔者设计通过51单片机控制函数信号类型以及相关参数,用户可通过按键设置需要的波形、波形幅度、波形频率以及方波的占空比、相位。本文设计方案不仅具有良好的经济前景,也可以为当代高等教育深化改革做一个参考方向。 1 系统设计方案 1.1 系统硬件设计 本文中设计中硬件包括EP2C8Q20818N芯片和C8051F0201单片机、DAC0800芯片,T6963的LCD。本文中主要利用FPGA(EP
[单片机]
基于FPGA和51单片机的<font color='red'>信号发生器</font>设计
基于ML2035的简易正弦信号发生器设计
正弦信号源是一种广泛应用的信号源,对它的要求也随着技术的发展越来越高。传统的正弦信号发生器往往在低频输出时的频率的稳定度和精度等指标都不高。我们知道为了获得高频率稳定度的信号源,往往采用锁相环实现,但这种方法电路复杂、体积庞大。近年来,DDS技术由于具有容易产生频率快速转换、分辨率高、相位可控的信号,这在电子测量、雷达系统、调频通信、电子对抗等领域得到了十分广泛的应用。然而,如果选用通常的Analog公司的系列DDS芯片研制低频正弦信号发生器,往往需要外部微处理器,因此电路较复杂,并且频率稳定度不佳。为此,本文将讨论基于ML2035设计简易的正弦信号发生器,它具有外围元器件少,电路实现简单,可以不需要外部微处理器的特点。 ML2
[模拟电子]
SVPWM信号发生器的VHDL实现
  近年来, DSP 在SV PWM (空间矢量脉宽调制)控制领域得到了广泛应用。   但是使用DSP单核心的控制方法仍然存在一些缺陷:基于软件的:DSP在实现SVPWM触发信号时需要较长的时钟周期; 微处理器 中不确定的中断响应会导致PWM脉冲的相位抖动。针对以上问题,本文提出了一种利用FPGA实现的SVPWM 信号发生器 ,系统结构如图1所示。作为DSP的外围接口电路,该信号发生器能够屏蔽DSP内部错误中断对输入时间信号的影响,保证输出完整的SVPWM触发信号波形,其三相并行处理结构还能够有效提升系统的动态响应速度。   SVPWM简介   SVPWM的主要思想在于利用 逆变器 空间电压矢量的切换合成 参考电
[测试测量]
SVPWM<font color='red'>信号发生器</font>的VHDL实现
基于AD9850构成的DDS正弦波信号发生器设计与实现
  论文设计开发了基于AD9850构成的DDS正弦波信号发生器的硬件系统,其频率范围为0~30MHz,根据软件设计的总体构想并结合硬件电路,给出了总体以及子模块的流程图,并用C语言编制相应程序.系统调试和测试结果表明,所设计的系统能够产成正弦波形,信号的频率.相位.幅度的调节精度和抗干扰性等技术性能指标基本达到设计目标.   1.引言   随着数字大规模 集成电路 技术的发展,采用数字电路的直接数字频率合成技术(DDS)具有频率转换速度快.频率分辨率高.相位可控.频率稳定度高等优点.频率转换速度快.频率分辨率高的信号源在现代电子通讯.航空航天.自动控制等领域中是必不可少的,因此DDS信号源在上述领域获得广泛的应用.   AD98
[单片机]
基于AD9850构成的DDS正弦波<font color='red'>信号发生器</font>设计与实现
示波器测试信号发生器产生的正弦交流信号
①示波器的探头接A点,探头地端接B点,输入耦合方式为“AC”,如下页(a)图所示。 ②调节各旋钮,使示波器上出现一个稳定的波形,波形如下页(b)图所示。 实验结论:示波器中显示的波形与三角函数中的正弦波形完全一样。 正弦交流电压的变化趋势,如下图所示。 ①从O开始时增长很快,随着时间的增加u的增长变慢,直到它达到正的最大值为止。 ②达到正最大值后,u又开始下降,刚开始时降低得很慢,随着时间的增加u又急剧下降,直到它再次达到O点。 ③达到O点后,开始向负方向增加,此时u值为负,刚开始u增加的很快,后来又变慢,直到达到负的最大值。 ④达到负最大值后,u又增加,开始增加的慢,后来急剧加快,直到到达O点。 正弦交流电的产生
[测试测量]
示波器<font color='red'>测试</font><font color='red'>信号发生器</font>产生的正弦交流信号
是德科技推出双通道微波信号发生器
是德科技推出第一款双通道微波信号发生器,该产品可在同一台仪器中支持最高 44 GHz 的信号和 2 GHz 的射频(RF)调制带宽。是德科技是一家领先的技术公司,致力于帮助企业、服务提供商和政府客户加速创新,创造一个安全互联的世界。 通过降低测试设置的复杂度并减少无线空口(OTA)测试环境下的路径损耗,是德科技的新型 VXG 微波信号发生器可满足 5G 和卫星通信中非常苛刻的宽带毫米波(mmWave)应用的需求。 许多 5G 新空口(NR)应用都在使用更宽的信道带宽和在毫米波频谱内工作的有源天线阵列,来支持多输入多输出(MIMO)和波束赋形技术。针对在毫米波频率内部署的元器件和其他无线网络设备,3GPP 要求对它们进行一致
[测试测量]
multisim中函数信号发生器怎么接
Multisim中函数发生器的三个端子,“+”和“-”输出是振幅相同但极性相反的信号(均相对于“COM”),即当“+”端输出波形为正半周波时,“-”端输出为负半周波。如果信号是从“+”(或“-”)和“COM”的两端提取的,则信号幅度是设定的峰值Vp值。如果从“+”和“-”的两端引出信号,则信号幅度为设定峰值Vp的两倍。 函数信号发生器(XFG1):“+”表示正输出端,“—”表示负输出端的中间是公共端的正输出端,负输出端接在电路上产生相应的信号而公共端接地。 信号发生器的正输入端接C5输入端口,负输入端接GND,示波器A相的正输入连接到信号发生器的输入端口,示波器的B相输入连接到U3的输出端口,示波器的两个负输入连接GND。
[测试测量]
multisim中函数<font color='red'>信号发生器</font>怎么接
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved