基于CPLD及DDS的正交信号源滤波器的设计

发布者:绿意盎然最新更新时间:2012-10-22 来源: 21ic关键字:CPLD  DDS  正交信号源滤波器 手机看文章 扫描二维码
随时随地手机看文章
   

1 引言

由于传统的多波形函数信号发生器需采用大量分离元件才能实现,且设计复杂,这里提出一种基于CPLD的多波形函数信号发生器。它采用CPLD作为函数信号发生器的处理器,以单片机和CPLD为核心,辅以必要的模拟和数字电路,构成的基于DDS(直接数字频率合成)技术、波形稳定、精度较高的多功能函数信号发生器。

2 系统设计

图1给出系统设计框图,该系统设计主要由CPLD电路、单片机电路、键盘输入液晶显示输出电路以及D/A转换电路和低通滤波器等电路组成。

 

 

2.1 频率合成器

该系统设计采用直接数字式频率合成DDS(Direct Digital Frequency Synthesis)技术,采用ROM存储所需的量化数据,按照不同频率求出频率控制字。以K为步进对相位累加器进行累加,每累加一次,取出累加器的高8 位数据送至ROM,ROM根据不同的地址取出不同的数据送TLC7524进行转换。再经过滤波即可得到所需要波形。由于DDS具有相对带宽很宽,频率转换时间极短,频率分辨率高等优点。此外,全数字化结构便于集成,输出相位连续,频率,相位和幅度均可实现程控。

2.2 幅度控制模块

幅度控制模块由DAC0832控制,利用其内部电阻分压网络,将其作为数控电位器。将 TLC7524的输出波形作为DAC0832的基准电压源输入,其输出波形为V=(N/256)×Vin,其中N为单片机输入的幅度控制字。通过一简单的电阻分压网络调整运放输出峰一峰值为0~5 V,再送至DAC0832由单片机控制其幅度实现幅度的步进,如图2所示。

 

 

2.3 后级处理模块

采用二阶巴特沃兹低通滤波器。巴特沃兹低通滤波器的幅度函数是单调下降的,由于n阶低通巴特沃兹低通滤波器的前(2n-1)阶导数在ω=0处为零,所以巴特沃兹低通滤波器也称最大平坦幅度滤波器。由于该设计要求滤除的频率分量主要为由D/A转换器产生的高频分量,与系统所要求保留的频率相差很远,所以滤波器在通频带内的平坦程度比其衰减陡度更为重要,而且巴特沃兹低通滤波器所要的元件值合乎实际情况,不像其他滤波器要求元件值那么苛刻。

3 硬件电路系统设计

3.1 总体设计思路

整个系统以CPLD(EPM7128)、AT89S51、AT28C64(EEP-ROM)为核心。CPLD通过相位累加产生读取ROM的地址。以单片机为系统控制的核心,主要功能:给CPLD送频率控制字,即相位累加器的累加值,以此控制频率;给D/A转换器送幅度控制字D,控制波形幅度;处理红外遥控键盘;送数据给液晶LCD。EEPROM存储已固化好波形的数据。[page]

 

   

3.2 CPLD模块

该模块通过一个4引脚的工业标准JTAG接口在系统编程(ISP),并且在编程过程中仅需5.0 V单电压供电。编程过程中,I/O引脚处于三态并被上拉,以消除板上冲突。上拉阻值为1 kΩ。因为该器件是在线编程的,为了便于调试,所以把下载口直接做在电路板上。考虑到电源为自制的稳压电源,CPLD受电源纹波干扰影响较大,所以在每个器件旁都加有去耦电容。

3.3 D/A转换及幅度控制

D/A转换采用TI公司的TLC7524,该器件转换速度可达10 M,幅度控制D/A转换采用MAX518,该器件是I2C总线的双D/A转换器,只需很少的端口线就可实现两路幅度的控制,大大节省单片机的端口。图3给出D/A转换电路。

 

 

3.4 后级处理模块

低通滤波器对阶梯正弦波进行傅里叶分析。其中若一周期采样点数为N,则其高次谐波能量主要集中在输出频率的(N±1)倍频上,其幅值为基频的 1/(N±1)。低通滤波可以平滑其台阶。另外还需滤除由DAC0832和TCL7524产生的1MHz和10 MHz的高频分量。因此根据设计的要求(输出最大频率为250 kHz,为了保证250 kHz频带内输出幅度平坦,又要尽可能抑制谐波和高频分量,综合考虑选用宽带运放LF351,用EWB仿真表明:截止频率为1 MHz~250 kHz以内幅度平坦。为了保证稳幅输出,选用AD817。该器件是一种低功耗、高速、宽带运算放大器,具有很强的大电流驱动能力。实际电路测量表明:当负载为100 Ω,输出峰-峰值为10 V时,其带宽大于500 kHz,幅度变化小于±1%。

4 软件设计

4.1 波形发生

在CPLD内设置25位相位累加器,高9位为ROM地址,低16 位为产生精确的读ROM的点与点之间的时间间隔而设置的累加寄存器,即:单片机送一频率控制字,由低16位寄存器每个时钟都累加这个值,累加到低16位溢出,然后ROM的地址加1。ROM内的每个地址的数据表示当前波形的幅度,然后连续读出数据并被平滑滤波后得出平滑、稳定的波形。波形产生流程如图4所示。

 

 

4.2 幅度控制

系统的幅度控制由MAX518完成,利用其内部电阻网络实现数字电位器功能,输出电压作为TLC7524的基准电压。图5为幅度控制流程。

 

[page]

 

   

5 电路系统调试与参数测试

调试与测试所用仪器PC机、双踪模拟示波器YUAN-LONG、SS7200通用智能计数器、DT9205三位半数字万用表。在户1 kHz步进为20 mV下,测试电压幅度。表1为电压幅度测试,表2为输出频率测试。

 

 

6 结论

基于单片机和CPLD的DDS正交信号源,其频率幅度可精密控制,扩展输出频率达300 kHz,增加扫频输出功能。采用红外键盘控制频率和幅度,采用液晶同步显示信号的频率和幅度;输出端产生正弦波、方波、三角波、锯齿波,梯形波、短形波、频率突变的方波、尖脉冲数字信号等,且具有扫频输出的功能。测试结果表明,系统稳定可靠,人机交互界面友好,操作简单方便。

关键字:CPLD  DDS  正交信号源滤波器 引用地址:基于CPLD及DDS的正交信号源滤波器的设计

上一篇:基于FPGA的CCD数据采集系统的设计
下一篇:多核DSP,军事应用的关键

推荐阅读最新更新时间:2024-05-02 22:23

80C186XL嵌入式系统中DRAM控制器的CPLD解决方案
    摘要: 介绍怎样在嵌入式CPU 80C186XL DRAM刷新控制单元的基础上,利用CPLD技术和80C196XL的时序特征设计一个低价格、功能完整的DRAM控制器的方法,并采用VHDL语言编程实现。     关键词: 刷新控制单元(RCU) DRAM控制器 状态机 CPLD VHDL语言 80C186XL16位嵌入式微处理器 是Intel公司在嵌入式微处理器市场的上导产品之一,已广泛应用于电脑终端、程控交换和工控等领域。在该嵌入式微处理器片内,集成有DRAM RCU单元,即DRAM刷新控制单元。RCU单元可以自动产生DRAM刷新总线周期,它工作于微处理器的增益模式下。经适当编程后
[应用]
51单片机与CPLD的结合可让系统更加高效化
单片机市场可以用巨无霸来形容,其中51 单片机使用者就更多了,针对51 单片机无需更多的介绍,这里必须强调一点,只要你精通了51 单片机,以后在实际工作中选用其它单片机也很容易了,这就是初学者学习51 单片机的价值。选择51 单片机学习入门容易,倒不是说51 系列单片机比别的型号简单,其实在8 位单片机家族中,51 系列单片机算是复杂的,但51 单片机在中国推广最彻底,教程也是最丰富,基本不用看英文资料就能学好,所以特别适合初学者学习用。 下面说说CPLD,从近来跟学生和爱好者交往中发现,初学者都很“讨厌”它,问我为什幺要把单片机和CPLD 放一块儿,那样不是增加了学习的难度吗?其实深入学习单片机后,你就会发现,单独一片单片机
[单片机]
51单片机与<font color='red'>CPLD</font>的结合可让系统更加高效化
FSMC如何读写CPLD
STM32通过FSMC读写CPLD的程序,CPLD挂在STM32的地址线和数据线上,将CPLD看做片外RAM的方式来进行读写,在我做的板子上CPLD挂在第四个区,因此基地址是0x6c000000,通过FSMC来进行读写,程序较为简单,具体的地方在函数中都有注释,仅供参考。
[单片机]
FSMC如何读写<font color='red'>CPLD</font>
CPLD器件在时间统一系统中的应用
   引言   随着电子技术的发展,对遥测信号的帧结构的可编程度、集成度的要求越来越高,用于时间统一系统的B码源的设计也趋于高度集成化。为了适应现代靶场试验任务的要求,我们采用Altera的CPLD器件,将用于产生B码的各种门电路集成在一个芯片,通过高度集成的系统可以用于产生标准的串行时间码向测量设备发送,测量设备对接收到的B码进行解调能产生出系统所需的绝对时间和各种控制信号。此B码产生系统可作为基地设备检测调试用,也可作实践教学设备。    1 IRIG-B码介绍   在靶场试验中随着设备所需信息量的增加,对标准化时统设备要求也就越来越高,其中关键的问题之一就是选用什么样的时间码。IRIG-B(美国靶场仪器组-B型格式)D
[嵌入式]
<font color='red'>CPLD</font>器件在时间统一系统中的应用
基于CPLD的智能固态转换开关的研制
提出了一种适用于铁路信号供电 电源 的智能固态转换 开关 方案。以CPLD为核心,功率MOSFET作为主控器件,实现转换操作的无触点切换。介绍了主 电路 、 控制 电路 的硬件设计及软件编程。实际应用表明方案可靠实用,能够提高供电的自动化水平。 铁路行车速度的不断提高对铁路信号设备和供电设备的可靠性提出了更高要求。铁路信 号电源由贯通和自闭两条线路供电,经过自动转换开关(ATS)输出给信号灯。ATS 应具有 远程遥分遥合、过电流保护、开关状态指示、当地手动等功能。目前现场ATS 主要有两种 实现方法:1、采用断路器、 机械 联锁装置及控制器组合而成;2、采用具有*分合功 能的低压电控开关 。国外也提出了利用可编程控制器(PLC)
[模拟电子]
基于DDS的变频精密脉冲型电源系统设计
    我国是水资源缺乏的国家,急需用新方法、新技术勘查地下水资源。地面核磁共振找水方法是目前世界上唯一直接找水的地球物理方法 。发射机是核磁共振找水仪的核心部分,而发射的交变脉冲电流的质量直接关系到地下水探测的深度和反演的精度。因此,设计一台发射功率大、频率精度高、自动调整谐振电容的电源是本文重点研究的内容,研制实现的电源最高可以产生3 000 V、400 A的正弦脉冲信号,满足100 m以内的地下水探测的要求。解决了发射功率小、频率精度低、关断后能量释放慢等关键性的技术难题,为利用核磁共振技术探测地下水奠定了坚实的基础。     水中的氢核具有微弱的磁性,在地磁场的作用下产生宏观的磁矩。向铺在地面上的发射线圈中输入一交变电流脉
[电源管理]
基于<font color='red'>DDS</font>的变频精密脉冲型电源系统设计
DDS芯片AD9850与单片机的接口分析
  DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写。与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,是实现设备全数字化的一个关键技术。   随着数字技术的飞速发展,用数字控制方法从一个参考频率源产生多种频率的技术,即直接数字频率合成(DDS)技术异军突起。美国AD公司推出的高集成度频率合成器AD9850便是采用DDS技术的典型产品之一。   AD9850采用先地蝗CMOS工艺,其功耗在3.3V供电时仅为155mW,扩展工业级温度范围为-40~80℃,采用28脚SSOP表面封装形式。AD9850的引脚排列如图1所示,图2
[单片机]
<font color='red'>DDS</font>芯片AD9850与单片机的接口分析
基于DDS驱动PLL结构的Ka波段频率综合器
1 引言 毫米波系统在雷达与制导、电子对抗、毫米波通信、遥感遥测等领域中有广泛的应用。作为毫米波系统的关键部件-毫米波频率源,它性能的好坏直接影响着系统的整体性能。直接式频率合成是获得高性能毫米波频率源的一个重要方式,但是它体积大、设备复杂、杂散也较大。数字锁相集成器件出现以来,锁相式频率合成器得到迅速发展,但是当需要窄频率步进时,环路带宽需要降低,致使锁定时间变长,不能满足快速跳频的要求。DDS的出现恰好可以弥补这一缺陷,但是它输出频率上限太低,宽带杂散大。在实际的应用中,可以采用上述几种方法相结合的方式,来弥补单独应用某种方式所具有的局限性。本文即根据毫米波雷达对频率源的要求,选用用DDS 和混频 PLL相结合的方式,
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved