赛灵思扩展Ultrascale产品组合，推高性价比的Zynq/Arix

本文编译自eejournal

如果您在前几年问我对Xilinx针对成本优化的产品有何看法，我会告诉您，我坚信该公司已放弃了低成本FPGA，将其留给了其他竞争对手，如Lattice和Microsemi/Microchip。英特尔（前身为Altera）也放弃了低成本FPGA，两家公司针对低成本应用所提供的产品基本和数年前相同，并未真正在该市场投入任何工程或营销能力，而是专注于在针对数据中心的高性能应用程序中相互竞争。

放弃低成本市场并不明智。随着物联网的快速发展以及在边缘要求苛刻的应用中，包括对AI推理和其他工作负载加速的需求，似乎边缘加速市场已准备好进行快速扩展，而FPGA是许多市场的理想解决方案。赛灵思为何要放弃这一潜在的金矿而只专注于挑战英特尔在数据中心中的主导地位？

实际上他们并没有这么做。

赛灵思日前推出了专为高 I/O 带宽和 DSP 计算而打造的Artix UltraScale+ FPGA以及专为功耗和成本而优化Zynq UltraScale+ MPSoC。采用了台积电16nm以及 InFO封装技术，可通过紧凑的封装提供高计算密度、出色的性能功耗比以及可扩展性，从而应对智能边缘应用的需求。

成本优化型 Zynq UltraScale+ MPSoC 包括新款 ZU1 和业经生产验证的 ZU2 与 ZU3 器件，三款器件皆采用 InFO 封装。作为 Zynq UltraScale+ 系列多处理 SoC 产品线的组成部分, ZU1 针对边缘连接及工业和医疗物联网系统所设计，包括嵌入式视觉摄像头、AV-over-IP 4K和8K 就绪流媒体、手持测试设备，以及消费和医疗应用等。ZU1 专为小型化的计算密集型应用而打造，并采用基于异构 Arm 处理器的多核处理器子系统，同时还能迁移至普通封装尺寸以支持更高算力。

ZU1的功耗减少了40％，但可编程逻辑器件仅减少了20％。具有“深度睡眠”模式，该模式允许进行选择性掉电，从而使静态功耗降至180nW。ZU1包括2个或4个Arm A53多核，81K逻辑单元，38 Mb Block RAM，216个DSP，2个USB 3.x和4个千兆以太网端口以及大量IO。封装尺寸仅为9.5 X 15mm，pin脚间距0.5mm，这使得ZU1极具吸引力。

新的Artix系列从UltraScale +工艺中获得了巨大提升，上一代Artix采用了28nm。赛灵思还增加了更多功能，包括16Gbps收发器，强化的加密/安全模块，DPA防攻击以及众多DSP模块。即使在最小的器件上，也可提供高达192 Gbps的总带宽。Artix可以支持包括视觉，视频，网络和存储中的新兴协议。

赛灵思声称，新的Artix系列可为高级协议（包括PCIe Gen4）提供同类最佳的SerDes数据速率，最高的DDR存储器性能（DDR4–2400），最高的MIPI性能以支持4/8 K 显示和最高的最高DSP性能（775 MHz，1860 GMAC，620 GFLOP）。这使得这些设备随时可以处理各种应用，例如图像和视频处理，实时控制和AI推理——在保证小尺寸和低功耗的前提下。

新的Artix系列包括4种设备，逻辑单元范围从96K到308K，总RAM从3.5Mb到10.5Mb，400到1200 DSP模块，12个16Gbps SerDes收发器以及PCI Gen 3和Gen 4。

新系列中最大的创新之一是封装技术，赛灵思利用新的InFO封装技术，从而使面积减少了60％，厚度缩小了70％。从信号完整性到散热性能，这一切都得到改善，并可节省大量的PCB面积。结合其他优势，这使新的Artix和Zynq设备进入了一个全新的类别，供边缘设备应用考虑。

可伸缩性听起来像是在市场上的宣传语，但是当您的团队在具有不同能力级别的一系列产品中重复使用设计时，它确实提供了巨大的价值。您为高端Virtex应用程序所做的设计可以无缝过渡到新Artix上。或者，当转移到小巧的ZU1上时，相比较大的Zynq，设计成本更加优化。

Zynq将在3月提供抢先体验工具，ZU2和ZU3现在已处于预生产状态，第三季度将开始生产。ZU1准备在三季度进行预生产，并于四季度全面投产。