1、控制系统的现状

21世纪，LED 大屏幕电子显示屏向更高亮度、更高耐气候性、更高的发光均匀比、更高的可靠性、全色化、多媒体的方向发展，系统的运行、操作与维护也向集成化、网络化、智能化方向发展。越来越多的场合需要高分辨率，高显示质量的超大屏幕LED显示产品。

目前，国内全彩LED显示屏的控制系统主要采用基于PC机显卡输出视频数据的通信控制系统。系统主要分成发送板，接收板，扫描板，驱动板等几大板块，而发送板采用的接口大多数是DVI数字接口。DVI接口是由1998年9月，在Intel开发者论坛上成立的数字显示工作小组发明的一种高速传输数字信号的技术。单连接DVI接口最高传输视频分辨率为1920*768*60Hz视频数据，该接口只支持RGB单色8bit的色彩深度。并且DVI接口不支持音频信号的传输。考虑到未来多媒体的需要，这显然是个致命伤。HDMI接口[1]作为DVI接口的取代者，不但解决了高色深的问题，还增加了音频通道，实现音视频一根线传输的方案，节省系统资源，简化布线难度。

2006年6月，HDMI 1.3标准公布，PC显示卡有10bit色彩的数字视频输出接口，但当时受到WINDOWS XP操作系统的限制，仍然不能大面积普及。2009年10月，微软发布WINDOW 7操作系统，支持单色10bit的色彩通道。10bit色彩的处理能力，不仅能大大的提高显示屏颜色表现的细腻程度，还能提高修正的精度，提高显示屏的整体显示质量。10bit色彩视频将会在不久后的未来大范围普及。近期公布的HDMI 1 .4标准的还加入了一条百兆网通道，利用该通道，控制系统和PC机将可通过一条HDMI线进行双向通信，这将大大节省系统资源。

2、控制系统的模型

传统的拼接技术采用显卡的扩展模式，分立出另一个通道的视频数据，其优点是不需要前置视频处理器即可实现视频拼接和分割。但由于受到显卡的限制，分割位置是固定的，不能灵活设置，并且大多数显卡不能提供4个以上的视频接口，不能适应多变的LED大屏幕市场。而且两个通道的视频信号往往不同步，在大屏幕的拼接处就会出现比较严重的视频撕裂问题。综合上述显示需求，本文提出一种基于HDMI接口，提供1080p分辨率，10bit色深的LED大屏幕显示控制系统。该系统模型的基本特点是多区域并行显示。视频处理器接收一路HDMI信号或融合2路HDMI信号实现画中画，然后分割成4路同时发出，在时序上，4路输出完全同步，可以解决拼接处视频撕裂的问题。

图1. 显示控制系统模型

如图1示，在这个显示控制系统中，PC机通过HDMI接口，发送10bit色深，1080p@60Hz的高清视频给视频处理器。视频处理器应用视频分割功能，将1080p@60Hz的视频源分割为4块1024*768*60Hz的标准视频信号，如图2所示，红色，蓝色，黄色和绿色区域为4块分割后的显示区域，中间黑色为1080p分辨率的图像，对于超过此范围的像素点，用以0标记，保证输出分辨率在1024x768，这样将有利于发送卡接收处理信号。4块发送卡通过8根千兆网线发送给远端的LED大屏幕，将4块1024*768*60Hz的大屏幕拼接为1块2048*1536*60Hz 的大屏幕。

图2. 1080p@60Hz视频分割此方案的优点是将1幅图像分割成4个独立区域显示，每个区域受到PC机的控制，方便进行多视频之间的切换以及画中画功能。同时较高的分辨率和色彩深度不仅能为用户提供良好的视觉享受，对于后端的校正处理也提供了更大的利用空间。

3、控制系统的实现

3.1 视频处理器

图3. 视频处理器系统模型

视频处理器主要完成的功能是视频分割，视频流控制，画中画，白平衡等常用的视频处理技术。如图3所示，视频处理器配有两路HDMI输入接口和四路HDMI输出接口，采用基于ARM+FPGA的系统架构，配合DDR166SDRAM，并提供OLED和用户接口，实现良好的人机互动能力，方便用户使用。视频处理器接收2路HDMI信号，根据用户需要，将其融合成为一路HDMI视频流，并分割为4路XGA格式输出。

内存的数据吞吐速度是本设计中的一个重点，如果内存速度不够，将会导致丢帧，反映到大屏幕上就会出现严重的抖动，甚至无法显示等问题。对于任意分辨率的视频信号，其总带宽由公式(1)计算得出。

公式（1）中，P为视频总像素数量，B为每个像素的色彩深度，R为刷新周期。由公式（1）可以得出1080p@60Hz的视频信号的总带宽为：

1,920x1,01 8x30bit=3.8Gbps

DDR166 SDRAM核心工作频率仅为166Mhz，但由于DDR采用2BIT预读取技术，每个时钟周期处理2bit数据，而传统的SDRAM每周期只处理1bit数据。因此DDRSDRAM比传统的SDRAM的速度快了将近一倍，其每个I/O数据吞吐速率可达300Mhz。

根据DDRSDRAM的工作原理，可以得到计算DDRSDRAM带宽的公式（2）：

公式（2）中，B为DDRSDRAM的数据位宽，为核心工作频率，由公式（2）可计算求出主频率166Mhz位宽30bit的内存的总带宽为9.9Gbps。但由于动态内存存在刷新和指令操作，实际带宽不可能达到这个数值。

对于乒乓操作而言,输入总带宽和输出总带宽必须满足下列关系：

如果和不满足公式（3）的不等式关系，那么，在实时处理中将会丢失数据包，从而造成大屏幕抖动或不能正常显示。

在本设计中，由于接入2路HDMI输入，所以输入总带宽为一路的2倍，即7.6 Gbps，显然，7.6 Gbps的两倍要远大于9.9Gbps，因此DDRSDRAM必须扩展其位宽到60bit，从而增加其数据吞吐速率。

高清晰LED显示控制模型设计分析