在上两篇文章中,我们分别介绍了直方图(统计域分析)和抖动追踪(时域分析)在抖动分析中的应用。从抖动的直方图和抖动追踪波形上我们可以得到抖动的主要构成成分以及抖动参数的变化趋势。如需对抖动的构成做进一步的分析,还需要从频域角度去进一步分析抖动的跟踪波形。
抖动的频谱即是对抖动追踪(jitter track)波形做FFT运算。如下图1所示为一个时钟周期测量参数的追踪、频谱分析步骤及效果,在抖动频谱图上可以清楚的看出某两个频率值点抖动比较大:
图1 抖动频谱黄色为实际采集到的时钟波形(C1通道)
P1测量C1通道时钟信号的时钟周期F7函数对P1测量参数进行跟踪F6对F7进行FFT分析
下图2所示为一典型的串行信号抖动追踪频谱图,从图中可看出各种抖动成分;DDj和Pj为窄带频谱(三角形谱或者谱线)但是DDj和Pj的区别是由于DDj是和码型相关的,其频率fDDJ一般会是数据位率的整数倍,如果Pj的频率fPJ正好等于fDDJ,那么从抖动的频谱图里面是很难将DDj和Pj精确的分开的,所以通常在抖动分解的过程中一般通过时域平均的方法来分解DDj;BUj主要由于串扰等因素引起的,一般分为两种,一种是窄带,但幅度较高,很显然这类BUJ也是很难和PJ区分开的,除非我们知道引起BUJ的源头,知道其频率,所以说我们在抖动测试时得到的PJ一般会包含这类BUJ(所以通常情况下对这类BUJ不加区分,直接算做PJ,而将BUJ分类为PJ和OBUJ,在之前的抖动分类文章中有提及);另外一类是宽带的BUJ(很多时候也叫OBUJ,other bounded uncorrelated jitter),幅度很小,基本会埋没到RJ中去,这类抖动很容易被误算作RJ,目前使用在示波器上的抖动分解软件只有Lecroy最近推出的SDAII(基于NQ-SCALE抖动分解理论)能够较好的将这类抖动从Rj中剥离出来;RJ是宽带频谱,幅度很小。[page]
图2 典型的数据抖动频谱图构成
在Lecroy示波器的SDAII抖动分析软件中,是先通过时域平均的方法分离出DDJ.然后在对抖动追踪波形做FFT分析。因此剥离了DDJ以后的FFT频谱只包含了RJ+BUJ成份(注:此BUJ包含PJ和OBUJ),如下图3所示:
图3 RJ+BUJ Spectrum
从上图3中,我们看到有一条黄色的门限曲线,门限曲线以上的谱线为Pj,谱线以下的为Rj+OBUJ。这条门限曲线是通过图中的一个包含200个点的小滑窗在整个频谱图上从左到右依次滑动,对每个小窗口中的样本点求median(中值),因为我们知道对于RJ来说,其median值应该为零(当然是当样本数量达到一定数量以后,所以说示波器里所用的200个样本点的滑窗也就是这个道理)。如果将OBUJ也当作RJ来处理,那么只要将门限曲线以下的部分求积分(平均功率)就可得到Rj的值了。目前其它示波器厂家计算RJ用的就是这样的办法,忽略了OBUJ的存在,测得的RJ值会略有偏大(当OBUJ存在的时候)。Lecroy示波器的SDAII抖动分析软件包包括了两种方法,一种就和上面的类似(叫dual-dirac spectral),计算得到的Rj会略有偏大;另外一种能够通过NQ-SCALE的理论将OBUJ有效的从RJ频谱中剥离出来,这个方法叫dual-dirac NQ-Scale,测量得到的RJ会更加精确。如下图4、5所示:[page]
图4 Dual-Dirac Spectral 方法测得的Rj值(10.1ps)
图5 Dual-Dirac NQ-Scale 方法测得的Rj值(2.0ps)
关键字:信号完整 抖动 频域分析
引用地址:
信号完整性分析--抖动的频域分析
推荐阅读最新更新时间:2024-03-30 22:25
ADI推出提供低抖动的时钟缓冲器和分频器
中国,北京—Analog Devices, Inc. (NASDAQ:ADI),全球领先的高性能信号处理解决方案供应商,最近发布了一款时钟缓冲器和分频器IC(集成电路)AD9508,该电路结合了高速、极低抖动(12 kHz至20 MHz频段为41 fs)及可选分频功能。该1.65 GHz 时钟缓冲器设计用于要求具有最佳SNR(信噪比)性能的超高速数据转换的通信、仪器仪表、防务和航空航天设备。该器件包括四个带总线可编程分频(最大整数为1024)和相位延迟的专用输出分频器及自动同步功能。分频器还具有在系统上电时进行硬连线编程的引脚绑定功能。AD9508最高支持四个差分输出、或八个单端输出以及三种逻辑电平:LVDS (1.65 GHz)
[嵌入式]
Si5324设计的精密时钟去抖动技术
本文介绍了Si5324主要特性,方框图以及I2C控制模式和SPI 控制模式的典型应用电路图.Silabs 公司的Si5324是精密时钟倍频器/抖动衰减器,用于陡动性能小于1ps的应用. Si5324采用两个时钟输入,频率范围从2 kHz 到 710 MHz,产生两个输出时钟,频率范围从2 kHz到945 MHz,选择频率可到1.4GHz,回路带宽4– 525 Hz,满足ITU-T G.8251和 Telcordia GR253-CORE抖动指标.I2C或SPI编程,单电源1.8 ±5%, 2.5 ±10% 或3.3 V ±10%工作,主要用在广播视频如3G/HD/SD-SDI,包光纤传输系统(P-OTS), SONET OC-4
[模拟电子]
关于单片机按键的抖动与消抖
在单片机的程序中,如果涉及到按键,一般都会看到几行注释着 消抖 的代码。 比如下面这一段: if((KeyV|0xc3)==0xff){//无键按下 return 0; } mDelay(10);//延时,去键抖 KeyV=P3; if((KeyV|0xc3)==0xff){//无键按下 return 0; } 关于其作用与目的,有如下解释: 按键在按下时会产生电平的变化,通常是由高电平变为低电平,而且这一过程也不是瞬间完成的,按键按下之后,电平会有一段不稳定变化的时间。一般情况下,我们的程序读取这个电平变化并做相关的动作。但由于机械按键的局限性,
[单片机]
信号完整性分析基础系列之三--串行数据测试中的CDR
在当今的GHz速率的串行数据测试中,眼图和抖动测试是最重要的两个测试项目。眼图和抖动测量中,测试仪器必须从待测试信号中恢复参考时钟,用该时钟同步和采样数据。因此,恢复时钟的方法会直接影响眼图和抖动测试结果,各种串行数据标准都规定了抖动测量中时钟恢复电路CDR的参数,正确的设置测试仪器的CDR参数才可以使测量结果与芯片接收端的实际性能保持一致。 下图1所示为某串行数据链接的系统图,在Fibre Channel、Gigabit Ethernet、SDH等串行链路中都采用了这样的架构。发送端(TX)发送的信号通过信道传输到接收端(RX)后,收发器芯片RX部分的时钟恢复电路从串行数据中恢复出时钟,用恢复的时钟来同步串行数据,进行采样。
[测试测量]
Silicon Labs推出最低抖动网络同步时钟芯片
-新型Si5348时钟IC支持互联网基础设施中普遍采用的 SyncE和IEEE 1588网络同步- 中国,北京-2015年8月11日-互联网基础设施应用领域中高性能时钟解决方案的领先供应商 Silicon Labs (芯科科技有限公司,NASDAQ:SLAB)今日宣布推出业界具备最高性能和成本效益的分组数据包交换网络同步时钟IC。新型的Si5348时钟IC是高集成度的符合标准的解决方案,拥有最好的抖动性能、业内最小尺寸和最低功耗。Si5348时钟IC使得硬件设计人员能够为Synchronous Ethernet(SyncE)、IEEE 1588v2、以及无线和电信基础设施、宽带网络(例如G.fast DSL和PON)、数
[模拟电子]
Vitesse信号完整性专家将在硅谷发表演讲
美国加利福尼亚州卡马里奥 2015年1月 作为一家在电信网、企业网和物联网(IoT)网络中推进 以太网无处不在 策略的领先芯片解决方案供应商,Vitesse Semiconductor公司(纳斯达克股票代码:VTSS)日前宣布:它的一名技术专家将主持一场信号完整性技术研讨会,并将于2015年1月30日在DesignCon 2015发表演讲。 作为Vitesse资深系统应用工程师,Martin Spadaro拥有近15年与信号完整性相关的各种研发经验。在于加州Milpitas举办的DesignCon 2015大会结束之后,他将会立即主持Vitesse的信号完整性(Signal Integrity)技术研讨会,开始时间为当地
[测试测量]
用电源变换器工作频率的抖动降低峰值辐射
DC/DC 开关式电源变换器的 设计师要面对的挑战之一是,控制正常运行时的 EMI(电磁干扰)辐射。如果辐射太强,它们会通过电源线传播,或辐射到系统中的其他装置上,损害系统的性能。辐射的峰值一般出现在变换器的基础开关频率处,各个高次谐波上的辐射强度则逐步降低,大部分辐射能量只限于基波和较低次谐波。通过对电源变换器工作频率的调整与抖动,可将 EMI 扩散到更宽的频率上,从而降低峰值辐射。 大多数现代PWM控制器都使用外接电阻器来设定工作频率,一般减少电阻值就可提高频率。例如,LM5020的内部振荡器在其编程脚(RT)提供一个经稳压的 2V,将一只编程电阻器接至RT脚即可设定RT流出的电流。振荡器还为内部定时电容器提供一个成比例的电
[电源管理]
高速电路的信号完整性分析
摘要:介绍了高速PCB设计中的信号完整性概念以及破坏信号完整性的原因,从理论和计算的层面上分析了高速电路设计中反射和串扰的形成原因,并介绍了IBIS仿真。
关键词:信号完整性 反射 串扰 IBIS仿真
随着半导体技术和深压微米工艺的不断发展,IC的开关速度目前已经从几十MHz增加到几百MHz,甚至达到几GHz。在高速PCB设计中,工程师经常会碰到误触发、阻尼振荡、过冲、欠冲、串扰等信号完整性问题。本文将探讨它们的形成原因、计算方法以及如何采用IBIS仿真方法解决这些问题。
1 信号完整性定义
信号完整性(Signal Integrity,简称SI)指的是信号线上的信号质量。信号完整性差不是由单一因素造成的,而是由板
[应用]