相变存储器：基本原理与测量技术

相变存储器(可缩略表示为PCM、PRAM或PCRAM)是一种新兴的非易失性计算机存储器技术。它可能在将来代替闪存，因为它不仅比闪存速度快得多，更容易缩小到较小尺寸，而且复原性更好，能够实现一亿次以上的擦写次数。本文将为您介绍相变存储器的基本原理及其最新的测试技术。

何为PCM，它是如何工作的?

PCM存储单元是一种极小的硫族合金颗粒，通过电脉冲的形式集中加热的情况下，它能够从有序的晶态(电阻低)快速转变为无序的非晶态(电阻高得多)。同样的材料还广泛用于各种可擦写光学介质的活性涂层，例如CD和DVD。从晶态到非晶态的反复转换过程是由熔化和快速冷却机制触发的(或者一种稍慢的称为再结晶的过程)。最有应用前景的一种PCM材料是GST(锗、锑和碲)，其熔点范围为500º–600ºC。

这些合金材料的晶态和非晶态电阻率大小的差异能够存储二进制数据。高电阻的非晶态用于表示二进制0;低电阻的晶态表示1。最新的PCM设计与材料能够实现多种不同的值[1]，例如，具有16种晶态，而不仅仅是两种状态，每种状态都具有不同的电气特性。这使得单个存储单元能够表示多个比特，从而大大提高了存储密度，这是目前闪存无法实现的。

非晶态与晶态

简单介绍非晶态与晶态之间的差异有助于我们搞清楚PCM器件的工作原理。

在非晶态下，GST材料具有短距离的原子能级和较低的自由电子密度，使得其具有较高的电阻率。由于这种状态通常出现在RESET操作之后，我们一般称其为RESET状态，在RESET操作中DUT的温度上升到略高于熔点温度，然后突然对GST淬火将其冷却。冷却的速度对于非晶层的形成至关重要。非晶层的电阻通常可超过1兆欧。

在晶态下，GST材料具有长距离的原子能级和较高的自由电子密度，从而具有较低的电阻率。由于这种状态通常出现在SET操作之后，我们一般称其为SET状态，在SET操作中，材料的温度上升高于再结晶温度但是低于熔点温度，然后缓慢冷却使得晶粒形成整层。晶态的电阻范围通常从1千欧到10千欧。晶态是一种低能态;因此，当对非晶态下的材料加热，温度接近结晶温度时，它就会自然地转变为晶态。

PCM器件的结构

图1中的原理图给出了一种典型GST PCM器件的结构。一个电阻连接在GST层的下方。加热/熔化过程只影响该电阻顶端周围的一小片区域。擦除/RESET脉冲施加高电阻即逻辑0，在器件上形成一片非晶层区域。擦除/RESET脉冲比写/SET脉冲要高、窄和陡峭。SET脉冲用于置逻辑1，使非晶层再结晶回到结晶态。

图1. PCM器件的典型结构

对PCM器件进行特征分析的脉冲需求

我们必须仔细选择所用RESET和SET脉冲的电压和电流大小，以产生所需的熔化和再结晶过程。RESET脉冲应该将温度上升到恰好高于熔点，然后使材料迅速冷却形成非晶态。SET脉冲应该将温度上升到恰好高于再结晶温度但是低于熔点，然后通过较长的时间冷却它;因此，SET脉冲的脉宽和下降时间应该比RESET脉冲长。

1微秒左右的脉冲宽度通常就足够了。这种长度的脉冲将产生足够的能量使PCM材料熔化或者再结晶。脉冲电压应该高达6V，要想达到熔化温度则需要更高的电压。电流大小范围在0.3～3mA之间。

RESET脉冲的下降时间是一个关键的参数[2]。PCM技术的状态决定了所需的最小下降时间。目前，一般的需求是30～50纳秒。更新的材料将需要更短的下降时间。如果脉冲的下降时间长于所需的时间，那么材料可能无法有效淬火形成非晶态。

对PCM材料进行特征分析的关键参数

开发新的PCM材料并优化器件设计的能力在很大程度上取决于制造商对几个参数进行特征分析的能力：

"再结晶速率——目前的再结晶速率为几十纳秒的量级，但是它们可能很快会下降到几纳秒的量级。这将会缩短测量所需的时间，使其变得越来越紧张。

"数据保持——如前所述，SET状态是一种能量较低的状态，PCM材料往往会自然地再结晶。结晶的速率与温度有关。因此，数据保持时间可以定义为在某个最高温度下，数据(即RESET状态)保持不变和稳定的特定时间周期(通常为10年)。

"反复耐久性——这个参数衡量的是一个存储单元能被成功编程为0和1状态的次数。签名提到的具有多种额外独特状态的新型多态存储单元能够在一个单元中存储更多信息，这种特性改变了反复耐久性的测试方法。

"漂移——这个参数衡量的是存储单元的电阻随时间变化的大小，通常要在各种温度下进行测量。

"读出干扰——这个参数衡量的是“读数”过程对存储数据的影响情况。测量脉冲的电压必须低于0.5V。过高的电压会导致读出干扰问题。[page]

"电阻-电流(RI)曲线——RI曲线(如图2所示)是PCM特征分析过程中最常用的参数之一。对DUT发送一个脉冲序列(如图3所示)。首先是一个RESET脉冲，将DUT的电阻设置为较高的值。然后是一个直流读(即MEASURE)脉冲，脉冲幅值通常为0.5V或者更低，以避免影响DUT的状态。接下来是一个SET脉冲和另外一个MEASURE脉冲。整个脉冲序列重复多次，其中SET脉冲的幅值逐渐增加到RESET脉冲的值。在图2中的RI曲线中，注意观察SET或RESET脉冲之后测量到的电阻值。这些值对应着SET脉冲的电流标出。RESET值略高于1MΩ;根据SET电流大小的改变，SET电阻值的范围从1兆欧到几千欧不等。

图2. 红色的为RI曲线

图3. 产生RI曲线的脉冲序列。

较高的红色脉冲是RESET脉冲。较矮的红色脉冲是SET脉冲。较矮的长方形脉冲是电阻(R)测量。

图4. I-V电流电压扫描的例子 [3]

"I-V(电流-电压)曲线——这里，对之前处于RESET状态到其高电阻状态的DUT施加的电压从低到高进行扫描(如图4所示)。在存在负载电阻的情况下，从高电阻态到低电阻态进行的这种动态转换将产生一条RI特征曲线，其中带有回折(snapback)，即负电阻区域。回折本身并不是PCM或者PCM测试的特征，而是R负载技术的副作用，人们很久以前就采用这种技术来获取RI和I-V曲线。

在标准R负载测量技术中(如图5所示)，一个电阻与DUT串联，通过测量负载电阻上的电压就可以测出流过DUT的电流。采用有源、高阻抗探针和示波器记录负载电阻上的电压。流过DUT的电流等于施加的电压(VAPPLIED)减去器件上的电压(VDEV)，再除以负载电阻。负载电阻的大小范围通常从1千欧到3千欧。这种技术采用了一种折衷：如果负载电阻太高，RC效应以及电压在R负载和DUT上的分配将会限制这种技术的性能;但是，如果电阻值太小，它会影响电流的分辨率。

图5. 标准R负载技术

最近，我们研究出了一种新的不需要负载电阻的限流技术。通过紧密控制电流源的大小，可以对于RI曲线中的低电流进行更精确的特征分析。这种新技术(如图6所示)能够通过一次脉冲扫描同时获得I-V和RI曲线，其中采用了高速脉冲源和测量仪器，即双通道的4225-PMU超快I-V模块。这种新模块能够提供电压源，同时以较高的精度测量电压和电流响应，上升和下降时间短至20ns。[page]

去掉负载电阻也就消除了回折的副作用。4225-PMU模块以及用于扩展其灵敏度的4225-RPM远程放大器/开关(如图7所示)可用于4200-SCS型半导体特征分析系统，其不仅具有对PCM器件进行特征分析所必需的测量功能，而且能够自动实现整个测试过程。

图6. 采用4225-PMU的限流技术

图7. 4225-PMU超快I-V模块和两个4225-RPM远程放大器/开关，适用于吉时利4200-SCS型特征分析系统

结语：

在业界寻求更可靠存储器件时，在开发过程中能够对这些新器件进行快速而精确的特征分析变得越来越重要。目前正在研发的新工具和技术对于实现这一目标非常关键。要想了解有关这些新技术的更多详情，欢迎观看有关这一问题的在线研讨会：http://event.on24.com/r.htm?e=193529&s=1&k=CBC6739B04B4BFB61F1AD6145043D7A2

作者简介

Alex Pronin是吉时利仪器公司的资深应用工程师、技术带头人。他Base在吉时利公司总部Cleveland. 他拥有MIPT(莫斯科物理技术学院)的物理学硕士文凭和Dartmouth的材料科学博士学位。

参考文献

[1] T. Nirschl, J. B. Phipp, et al. (2007, Dec. 10-12). Write strategies for 2- and 4-bit multi-level phase-change memory. Presented at IEDM 2007. IEEE International. [Online]. Available: http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=4418973

[2] D.-S. Suh, K. H. P. Kim, et al (2006, Dec. 11-13). Critical quenching speed determining phase of Ge2Sb2Te5 in phase-change memory. Presented at IEDM \'06. IEEE International. [Online]. Available: http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=4154328

[3]A. Pirovano, A. L. Lacaita, et al, “Low-field amorphous state resistance and threshold voltage drift in chalcogenide materials,” IEEE Trans. Electron Devices, vol. 51, no. 5, May 2004.