各种测试手段介绍及实例

发布者:星光曲折最新更新时间:2012-10-08 来源: 21ic关键字:测试手段  信号完整性  误码测试 手机看文章 扫描二维码
随时随地手机看文章

信号完整性设计在产品开发中越来越受到重视,而信号完整性的测试手段种类繁多,有频域,也有时域的,还有一些综合性的手段,比如误码测试。这些手段并非任何情况下都适合使用,都存在这样那样的局限性,合适选用,可以做到事半功倍,避免走弯路。本文对各种测试手段进行介绍,并结合实际硬件开发活动说明如何选用,最后给出了一个测试实例。

信号完整性的测试手段很多,涉及的仪器也很多,因此熟悉各种测试手段的特点,以及根据测试对象的特性和要求,选用适当的测试手段,对于选择方案、验证效果、解决问题等硬件开发活动,都能够大大提高效率,起到事半功倍的作用。表1:信号完整性测试手段分类。

信号完整性的测试手段

信号完整性的测试手段主要可以分为三大类,如表1所示。表中列出了大部分信号完整性测试手段,这些手段既有优点,但是也存在局限性,实际上不可能全部都使用,下面对这些手段进行一些说明。

 

 

1.波形测试

波形测试是信号完整性测试中最常用的手段,一般是使用示波器进行,主要测试波形幅度、边沿和毛刺等,通过测试波形的参数,可以看出幅度、边沿时间等是否满足器件接口电平的要求,有没有存在信号毛刺等。由于示波器是极为通用的仪器,几乎所有的硬件工程师都会使用,但并不表示大家都使用得好。波形测试也要遵循一些要求,才能够得到准确的信号。

首先是要求主机和探头一起组成的带宽要足够。基本上测试系统的带宽是测试信号带宽的3倍以上就可以了。实际使用中,有一些工程师随便找一些探头就去测试,甚至是A公司的探头插到B公司的示波器去,这种测试很难得到准确的结果。

其次要注重细节。比如测试点通常选择放在接收器件的管脚,如果条件限制放不到上面去的,比如BGA封装的器件,可以放到最靠近管脚的PCB走线上或者过孔上面。距离接收器件管脚过远,因为信号反射,可能会导致测试结果和实际信号差异比较大;探头的地线尽量选择短地线等。

 

 

图1:常见的硬件设计流程。

最后,需要注意一下匹配。这个主要是针对使用同轴电缆去测试的情况,同轴直接接到示波器上去,负载通常是50欧姆,并且是直流耦合,而对于某些电路,需要直流偏置,直接将测试系统接入时会影响电路工作状态,从而测试不到正常的波形。

2.眼图测试

眼图测试是常用的测试手段,特别是对于有规范要求的接口,比如E1/T1、USB、10/100BASE-T,还有光接口等。这些标准接口信号的眼图测试,主要是用带MASK(模板)的示波器,包括通用示波器,采样示波器或者信号分析仪,这些示波器内置的时钟提取功能,可以显示眼图,对于没有MASK的示波器,可以使用外接时钟进行触发。使用眼图测试功能,需要注意测试波形的数量,特别是对于判断接口眼图是否符合规范时,数量过少,波形的抖动比较小,也许有一下违规的情况,比如波形进入MASK的某部部分,就可能采集不到,出现误判为通过,数量太多,会导致整个测试时间过长,效率不高,通常情况下,测试波形数量不少于2000,在3000左右为适宜。

目前有一些仪器,利用分析软件,可以对眼图中的违规详细情况进行查看,比如在MASK中落入了一些采样点,在以前是不知道哪些情况下落入的,因为所有的采样点是累加进去的,总的效果看起来就象是长余晖显示。而新的仪器,利用了其长存储的优势,将波形采集进来后进行处理显示,因此波形的每一个细节都可以保留,因此它可以查看波形的违规情况,比如波形是000010还是101010,这个功能可以帮助硬件工程师查找问题的根源所在。

3.抖动测试

抖动测试现在越来越受到重视,因为专用的抖动测试仪器,比如TIA(时间间隔分析仪)、SIA3000,价格非常昂贵,使用得比较少。使用得最多是示波器加上软件处理,如TEK的TDSJIT3软件。通过软件处理,分离出各个分量,比如RJ和DJ,以及DJ中的各个分量。对于这种测试,选择的示波器,长存储和高速采样是必要条件,比如2M以上的存储器,20GSa/s的采样速率。不过目前抖动测试,各个公司的解决方案得到结果还有相当差异,还没有哪个是权威或者行业标准。

 

 

图2:两种电缆的差分传输损耗(上)和差分近端串扰(下)。

.

4.TDR测试

TDR测试目前主要使用于PCB(印制电路板)信号线、以及器件阻抗的测试,比如单端信号线,差分信号线,连接器等。这种测试有一个要求,就是和实际应用的条件相结合,比如实际该信号线的信号上升沿在300ps左右,那么TDR的输出脉冲信号的上升沿也要相应设置在300ps附近,而不使用30ps左右的上升沿,否则测试结果可能和实际应用有比较大的差别。影响TDR测试精度有很多的原因,主要有反射、校准、读数选择等,反射会导致较短的PCB信号线测试值出现严重偏差,特别是在使用TIP(探针)去测试的情况下更为明显,因为TIP和信号线接触点会导致很大的阻抗不连续,导致反射发生,并导致附近三、四英寸左右范围的PCB信号线的阻抗曲线起伏。

5.时序测试

现在器件的工作速率越来越快,时序容限越来越小,时序问题导致产品不稳定是非常常见的,因此时序测试是非常必要的。测试时序通常需要多通道的示波器和多个探头,示波器的逻辑触发或者码型和状态触发功能,对于快速捕获到需要的波形,很有帮助,不过多个探头在实际操作中,并不容易,又要拿探头,又要操作示波器,那个时候感觉有孙悟空的三头六臂就方便多了。逻辑分析仪用做时序测试并不多,因为它主要作用是分析码型,也就是分析信号线上跑的是什么码,和代码联系在一起,可以分析是哪些指令或者数据。在对于要求不高的情况下,可以用它来测试,它相对示波器来说,优势就是通道数多,但是它的劣势是探头连接困难,除非设计的时候就已经考虑了连接问题,否则飞线就是唯一的选择,如果信号线在PCB的内层,几乎很难做到。[page]

 

 

图3:仿真传输眼图(上:电缆A,下:电缆B)。

6.频谱测试

对于产品的开发前期,这种测试应用相对比较少,但是对于后期的系统测试,比如EMC测试,很多产品都需要测试。通过该测试发现某些频点超标,然后可以使用近场扫描仪(其中关键的仪器是频谱仪),例如EMCSCANER,来分析板卡上面具体哪一部分的频谱比较高,从而找出超标的根源所在。不过这些设备相对都比较昂贵,中小公司拥有的不多,因此通常情况下都是在设计时仔细做好匹配和屏蔽,避免后面测试时发现信号频谱超标,因为后期发现了问题,很多情况下是很难定位的。

7.频域阻抗测试

现在很多标准接口,比如E1/T1等,为了避免有太多的能量反射,都要求比较好地匹配,另外在射频或者微波,相互对接,对阻抗通常都有要求。这些情况下,都需要进行频域的阻抗测试。阻抗测试通常使用网络分析仪,单端端口相对简单,对于差分输入的端口,可以使用Balun进行差分和单端转换。

传输损耗测试,对于长的PCB走线,或者电缆等,在传输距离比较远,或者传输信号速率非常高的情况下,还有频域的串扰等,都可以使用网络分析仪来测试。同样的,对于PCB差分信号或者双绞线,也可是使用Balun进行差分到单端转换,或者使用4端口网络分析来测试。多端口网络分析仪的校准,使用电子校准件可以大大提高校准的效率。

8.误码测试

误码测试实际上是系统测试,利用误码仪,甚至是一些软件都可做,比如可以通过两台电脑,使用软件,测试连接两台电脑间的网络误码情况。误码测试可以对数据的每一位都进行测试,这是它的优点,相比之下示波器只是部分时间进行采样,很多时间都在等待,因此漏过了很多细节。低误码率的设备的误码测试很耗费时间,有的测试时间是一整天,甚至是数天。

实际中如何选用这上述测试手段,需要根据被测试对象进行具体分析,不同的情况需要不同的测试手段。比如有标准接口的,就可以使用眼图测试、阻抗测试和误码测试等,对于普通硬件电路,可以使用波形测试、时序测试,设计中有高速信号线,还可以使用TDR测试。对于时钟、高速串行信号,还可以抖动测试等。

另外上面众多的仪器,很多都可以实现多种测试,比如示波器,可以实现波形测试,时序测试,眼图测试和抖动测试等,网络分析仪可以实现频域阻抗测试、传输损耗测试等,因此灵活应用仪器也是提高测试效率,发现设计中存在问题的关键。

 

 

图4:实际应用测试(上:电缆A,下:电缆B)。

信号完整性仿真

信号完整性测试是信号完整性设计的一个手段,在实际应用中还有信号完整性仿真,这两个手段结合在一起,为硬件开发活动提供了强大的支持。图1是目前比较常见的硬件开发过程。

在需求分析和方案选择阶段,就可以应用一些信号完整性测试手段和仿真手段来分析可行性,或者判断哪种方案优胜,比如测试一些关键芯片的评估板,看看信号的电平、速率等是否满足要求,或者利用事先得到的器件模型,进行仿真,看接口的信号传输距离是否满足要求等。在平时利用测试手段,也可以得到一些器件的模型,比如电缆的传输模型,这种模型可以利用在仿真中,当这些模型积累比较多,一些部分测试,包括设计完毕后的验证测试,可以用仿真来替代,这对于效率提高很有好处,因为一个设计中的所有的信号都完全进行测试,是比较困难的,也是很耗费时间的。

在设计阶段,通常是使用仿真手段,对具体问题进行分析,比如负载的个数,PCB信号线的拓扑结构,并根据仿真结果对设计进行调整,以便将大多数的信号完整性问题解决在设计阶段。

系统调试以及验证测试阶段,主要是利用信号完整性测试手段,对设计进行测试,看是否设计的要求。如果发现了严重问题,就要去解决,信号完整性的测试和仿真手段都将用来寻找问题的根源,以及寻找适合的解决方案上面。

信号完整性测试和信号完整性仿真紧密结合,是信号完整性设计的基本要求。

应用实例

某种进口电缆A在公司的各个产品中广泛应用,由于是独家供应商,多年价格一直没有下降过,在通信产品的价格逐年大幅度地下降的情况下,是不大正常的,这种情况下需要寻找替代的供应商,由于涉及的产品众多,并且产品在网络中的地位很高,替代就显得非常谨慎,因此需要通过多方面测试验证,才能够决定能否替代。

根据规格需求,找到拟用来替代的国产电缆B,根据这种情况,设计多种测试进行验证两种电缆的效果:1.频域测试:测试两种电缆的传输损耗、反射、串扰等;2.时域测试:测试两种电缆的眼图测试、波形测试等;3.仿真:利用仿真软件,仿真眼图传输情况;4.其他测试:呼叫测试(系统测试的一种,模拟实际应用的性能)。图2、3和4是部分的测试结果。

从图2可以看到,两种电缆的差分传输损耗差不多,而电缆A得近端串扰则相对比较大。图3使用了仿真软件,仿真20米长的电缆,传输40Mbps信号的眼图情况,仿真使用的电缆模型是利用上面频域测试得到的模型,通过仿真可以看到电缆B的眼图比电缆A的眼图要好,不论眼高还是眼图抖动。

图4是实际应用的眼图情况,很明显电缆B的眼图要比电缆A的眼图要好,和前面的仿真结果比较吻合,不过电缆A的实际反射比较大一点,这和仿真使用驱动器件的模型有关。

综合其他测试的结果,最后结论认为拟用来替代的国产电缆B,性能优于进口电缆电缆A,因此完全可以替代。这个替代,将给公司带来每年数百万元的成本下降。

关键字:测试手段  信号完整性  误码测试 引用地址:各种测试手段介绍及实例

上一篇:电路板快速测试系统设计需求及应用
下一篇:汽车实时测试的演变

推荐阅读最新更新时间:2024-03-30 22:30

泰克推出新BERTScope误码测试
新BSA286CL提供业内最宽精度抖动损伤能力,具有极低固有抖动水平。 中国 北京,2014年5月23日 — 全球领先的测试、测量和监测仪器提供商---泰克公司日前宣布,推出BSA286CL BERTScope误码率测试仪。BSA286CL提供低固有抖动和精确损伤,可用于测试广泛的100G通信标准,包括OIF-CEI、CAUI和InfiniBand。 接收机测试在100G系统和硅测试中变得越来越重要。随着先进硅接收机均衡技术的进步,必须对更高水平的抖动容限进行测试、调试和余量确定。到目前为止,市场上的误码率测试仪还不能有效执行用低本底噪声产生所要求的损伤程度的任务。BSA286CL是业内首款完全满足这些精确损伤和误差分
[测试测量]
识别和修复pcb信号完整性问题
使用hyperlynx®可以轻松定位和修复信号完整性问题。从导出设计后,可以在批处理模式下运行模拟和/或交互模式以查找信号完整性问题。内置终结器向导可以分析拓扑并推荐最佳终止方式。可以看到终止符直接在boardsim操作中使用快速终止符。您还可以导出信号或SIM,以便进一步分析。
[机器人]
Vishay新款模拟开关可节省系统空间并 提高信号完整性
器件电阻低至0.37Ω,带宽338MHz,采用小尺寸miniQFN16封装 日前,Vishay Intertechnology, Inc.(NYSE 股市代号:VSH)宣布,推出新款双路单刀双掷/四路单刀双掷模拟开关---DG2788A。该开关在2.7V下的电阻低至0.37Ω,采用小尺寸2.6mm x 1.8mm x 0.55mm miniQFN16封装。Vishay Siliconix DG2788A提高了电阻变化的平坦度、信号完整性和带宽,减小了寄生电容,非常适合空间有限的消费、医疗和工业应用中的模拟和数字信号切换。 近似电阻值的对标器件的电阻平坦度为500mΩ,而今天发布的这颗器件的平坦度为10mΩ,使THD达
[工业控制]
Vishay新款模拟开关可节省系统空间并 提高<font color='red'>信号完整性</font>
C8051F005在高速误码测试系统中的运用
引 言 随着通信技术的不断发展,通信系统信号处理越来越快。在这种情况下,对于高速通信系统性能的检验,就需要高速误码测试仪。目前市而上已有多种误码测试仪。国内产品的信号处理速度较低,而国外产品的功能虽然比较完善,处理速度很高,但其价格也相对较高。本文根据Vitesse公司的VSC8228芯片特点,利用C8051F005单片机设计出一种价廉的高速误码测试仪。下面将对其软硬件设计,特别是C8051F005与上位机的串口通信以及与VSC8228的SPI通信进行详细探讨。 1 误码测试系统概述 Cygnal公司的单片机C8051F005具有高速8051微控制器内核,速度可达25 MIPS,指令为流水线指令结构,70
[测试测量]
C8051F005在高速<font color='red'>误码</font><font color='red'>测试</font>系统中的运用
BI Technologies的扼流圈能提高CAN总线信号完整性
TT electronics旗下BI Technologies公司推出HM67系列表面安装共模扼流圈。该产品适用于CAN总线应用中的信号滤波,已经过相关汽车制造商车辆总线和通信系统的认证。 四端子的HM67系列扼流圈共模电感值在5μH至4,700μH之间(100kHz、0.1V),漏感在0.08μH至2.802.80之间,额定电流范围在200mA至1,000mA间,直流阻抗范围在5.8mΩ至403mΩ间,绝缘强度为300Vdc。 HM67扼流圈工作温度范围在-40℃至125℃之间,最大温度上升率40℃,最高环境温度85℃。
[新品]
误码测试测试驱动FEC代码
每一位工程师都具备制定标准的潜能,所需要的只是你对这项工作有兴趣并乐意把时间花在这项工作上。   纠错技术是设计现代数字通信系统的重要环节。也许,选择一种会大大降低设计速度并增加设计复杂度的纠错码并非难事,但结果往往却会令人失望。而选择合适的又是很高效的纠错码也很容易--但要使用合适的测试仪器来帮忙。   FEC(前向纠错)是许多现代数字通信系统的重要组成部分,它能将其他情况下无法使用的链路变成切实可用的系统。从DVD到移动电话,从电视到磁盘机,纠错技术都是一个数学奇迹,应用得当,能收到劣材成器的效果。图1是一个使用FEC编码和解码的通信信道的简化图。 图 1 在一个采用前向纠错的通信信道中,系统在发送前修改数据,以增加减小
[测试测量]
用<font color='red'>误码</font>率<font color='red'>测试</font>仪<font color='red'>测试</font>驱动FEC代码
高速背板互连信号完整性高级测量技术
  高速背板互连设计挑战   如今的电信系统、数据通信系统、复杂计算机系统等都依赖于高速串行数据传输,而前沿数字设计师们往往将系统能够达到的性能极限施压于铜材。随着超过1Gbps的串行链路的增多,信号完整性问题开始暴露出来,针对这类高速通道的物理层进行信号完整性优化,会收到惊人的效果。如果采用合适的设计工具和设计方法,我们就能清楚地了解信号传输的基本原理。为了打破兆兆位的界限,网络交换机和路由器中采用了一种先进的背板技术。这一成就部分得益于物理层元件中复杂的设计技术。设计过程的大部分时间都用在建模、仿真和测量验证上,利用既具备时域分析能力也具备频域分析能力的设计工具,我们可以将反射、串扰、阻抗失配和损耗这些复杂的现象均直观地显示出来
[测试测量]
高速背板互连<font color='red'>信号完整性</font>高级测量技术
利用逻辑分析仪和DSO解决信号完整性问题
随着目前对通信和计算机系统速度与带宽的需求不断上升,系统设计师正面临着严峻的考验。按时序进行测试的并行总线结构已接近其能力的极限,总线宽度现达到 64位以上,致使电路布局异常复杂。此外,宽平行总线内的大量信号同步起来也非常麻烦,尤其是这些信号还会受到诸如噪声和串扰等随机因素的影响。 并行总线宽度经多年不断增长之后,如今出现了另一种朝着相反方向发展的总线技术趋势,即窄串行总线开始取代宽并行结构。例如128位并行连接将变成一个四线串行总线,当然这些变少的物理连线仍然必须传输与宽并行总线同样的数据,甚至还要更多。 串行总线一般以打包的形式传送数据,分包传输通过物理层技术完成,然后在协议层上实现。 串行总线设计好处很多,如打包数据适
[测试测量]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved