基于FPGA的数字核脉冲分析器硬件设计方案

　　多道脉冲幅度分析仪和射线能谱仪是核监测与和技术应用中常用的仪器。20世纪90年代国外就已经推出了基于高速核脉冲波形采样和数字滤波成型技术的新型多道能谱仪，使数字化成为脉冲能谱仪发展的重要方向。国内谱仪技术多年来一直停留在模拟技术水平上，数字化能谱测量技术仍处于方法研究阶段。为了满足不断增长的高性能能谱仪需求，迫切需要研制一种数字化γ能谱仪。通过核脉冲分析仪显示在显示器上的核能谱帮助人们了解核物质的放射性的程度。

　　1 数字多道分析仪的优势

　　国内很大一部分学者采用核谱仪模拟电路的方式实现脉冲堆积的处理。由于整个过程都是由模拟电路来实现，所以一直受到多种不利因素的困扰：模拟滤波成形电路有限的处理能力达不到最佳滤波的要求；模拟系统在高计数率下能量分辨率显着下降，脉冲通过率低；模拟电路固有的温漂和不易调整等特点，导致系统的稳定性、线性及对不同应用的适应性不高；在脉冲波形识别、电荷俘获效应校正等更复杂的应用场合模拟系统无法胜任。

　　相比来看，数字脉冲幅度分析系统的性能显着优于模拟脉冲分析器。数字分析器有以下几点优点：通过软件实现，提高了系统的稳定性与可靠性；可以利用数字信号处理方法针对输入噪声特点实现优化设计，达到最佳或准最佳滤波效果；处理速度快，反堆积能力强，相同能量分辨率下脉冲通过率更高；参数由程序控制，调整方便、简单。

　　2 总体设计

　　本方案设计了一种基于可编程门阵列的多道脉冲幅度分析器的硬件平台。图1即为总体设计框图，探测器输出的核脉冲信号经前端电路简单调理后，经单端转差分，由采样率为65 MHz的高速ADC 在FPGA 的控制下进行模/数转换，完成核脉冲的数字化，并通过数字核脉冲处理算法在FPGA内形成核能谱，核能谱数据可通过16 位并行接口传输至其他谱数据处理终端，也可通过LVDS/RS 485接口实现远程传输。特别需要注意的是，由于高速AD前置，调理电路应该满足宽带、高速，且电路参数能够动态调整的需要，以适应不同类型探测器输出的信号，从而更好地发挥数字化技术的优势。

　　3 具体硬件设计

　　3.1 前端电路

　　前端电路由单端转差分和高速ADC电路组成。差分电路由于其良好的抗共模干扰能力而应用广泛。由于调理电路输出的脉冲信号为单极性信号，若直接送入ADC,将损失一半的动态范围。设计中在运放中加入一个适当的偏置电压，将单极性信号转换成双极性信号后再送入ADC,以保证动态范围。将信号由单端转换成差分的同时，进行抗混叠滤波处理，完成带宽的调整 .

　　本设计使用AD9649 - 65 高速ADC 实现核脉冲的模/数转换，AD9649 为14 位并行输出的高速模/数转换器，具有功耗低、尺寸小、动态特性好等优点。当信号从探测器通过调理电路，过差分转单端电路后，以差分信号的形式进入ADC,在差分时钟的控制下，转换成14 位数据，进入FPGA.该高速A/D 在外部FPGA 的控制下对信号进行采样。然后将采样后的数字信号送入FPGA 中实现数字核脉冲的幅度提取。图2 为A/D 转换的原理图，AD9649在差分时钟的同步下完成A/D转换，D0~D13为14个有效输出数据位。

　　3.2 FPGA

　　目前国内外多道脉冲幅度分析的数字化实现主要有2种方案：纯DSP方案、DSP+可编程器件方案。本文将充分发挥FPGA 的并行处理优势，在单片FPGA 芯片上实现核脉冲的采集与数字核脉冲处理算法，经Quar-tus-Ⅱ软件仿真与综合，本文选用EP3C40 FPGA芯片实现多道分析器的数字化功能。[page]

　　3.3 接口电路设计采用了LVDS和RS485两种长距离数据传输接口，用于实现核能谱数据的远程传输。LVDS即低电压差分信号，是一种可以实现点对点或一点对多点的连接，具有低功耗，低误码率，低串扰，低噪声和低辐射等特点。LVDS在对信号完整性、地抖动及共模特性要求较高的系统中得到了越来越广泛的应用。图3为低电压、最高数据传输速率为655 Mb/s 的LVDS 接口电路。

　　在高速通信状态下，其通信距离可达到几百米。

　　而RS 485接口采用平衡驱动器和差分接收器的组合，有很强的抗共模干扰能力和抗噪声干扰能力。其最大的通信距离约为1 219 m,最大传输速度为10 Mb/s,传输速率与传输距离成反比，在100 Kb/s以下的传输速率下，可以达到最大的通信距离。

　　3.4 电源电路

　　稳压电源通常有两类：线性稳压电源和开关稳压电源。开关电源的功率调整开关晶体管工作在开关状态，极易产生严重的开关干扰，若采用开关稳压电源，这些干扰将严重地影响数字多道分析器的正常工作，降低A/D转换精度。所以本文采用线性稳压电源为各功能模块供电。线性稳压电源的优点是输出电压比输入电压低，反应速度快，输出波纹较小，工作产生的噪声低。

　　本文设计的电源电路其输入电压为9~12 V,输出电压有5 V,3.3 V,2.5 V,1.8 V,1.2 V.线性稳压电路为单端转差分、ADC、FPGA、LVDS等各模块供电。

　　4 数字寻峰

　　NaI（Tl）探测器输出信号通过调理电路后进入高速ADC,ADC 进行连续高速的采样，然后由FPGA 完成数字核脉冲信号的积分、峰值检测、阈值判断等功能[8].由于当核能谱达到峰值时，其一阶导数为0,据此可在连续的输入信号中找到各核脉冲的峰值，并将该峰值对应道址的计数值加1,从而形成核能谱。为提高寻峰效率，寻峰之前需要对离散脉冲信号进行阈值判断，对幅值低于阈值下限的信号不进行寻峰处理，可大大减少参与寻峰的离散核脉冲信号。

　　5 功能测试

　　利用Borland C++集成开发环境开发了谱数据处理上位机软件，软件实现了能谱显示、能谱数据管理、系统参数设置、RS 485通信等功能。图4是本文设计的数字多道分析器分析137CS得到的1 024道能谱，其能量分辨率接近8%.

　　6 结语

　　本文提出了一种基于FPGA的数字核脉冲分析器硬件设计方案。该方案在单片FPGA中实现了多道脉冲幅度的数字分析功能，通过软件功能仿真和实际运行，说明了数字多道脉冲幅度分析器硬件设计的可行性，将FPGA 应用到数字能谱测量系统能充分发挥其并行处理优势，并能有效降低硬件电路设计的复杂度。