半导体C-V测量入门(2)

基本测试配置
图3给出了一种基本的C-V测量配置框图。由于C-V测量实际上是在交流频率下进行的，因此待测器件（DUT）的电容可以根据下列公式计算得到：
CDUT = IDUT / 2πfVac，其中
IDUT是通过DUT的交流电流幅值，
f是测试频率，
Vac是测得的交流电压的幅值和相位角。
换句话说，该测试是通过施加一个交流电压，测量电容两极之间的交流电流、电流电压和阻抗相位角，从而测得DUT的交流阻抗。

图3. C-V测量的基本测试配置
这些测量考虑了与电容串联和并联的电阻，以及损耗因数（泄漏）。图4给出了可以从这些测量中得到的主要电路变量。

Z，θ：阻抗与相位角
R+jX：电阻与电抗
Cp-Gp：并联电容与电导
Cs-Rs：串联电容与电阻
其中：Z=阻抗
D=损耗因数
θ=相位角
R=电阻
X=电抗
G=电导
图4. C-V测量得到的主要电气变量
成功C-V测量的挑战C-V测试配置的框图（图3）看起来似乎十分简单。但是，这种测试还存在着一定的挑战。一般而言，测试人员会在下列几个方面出现问题：
>低电容测量（皮法级和更小的电容值）
>C-V测量仪器与圆片器件的连接（通过探针）
>漏电容（高D）的测量
>使用硬件和软件采集数据
>参数提取
应对这些挑战需要特别注意与适当的硬件和软件一起使用的技术。
低电容测量。如果C较小，那么DUT的交流响应电流就较小并且很难测量。然而，在教高的频率下，DUT的阻抗就会降低，从而电流增大并更容易测量。半导体电容通常很低（小于1pF），低于很多LCR表的测量能力。即使那些声称能够测量这些小电容值的LCR表可能由于说明书模糊不清，也很难让人确定其最终的测量精度。如果没有明确说明处于仪器全量程之内的测量精度，那么用户就需要与制造商澄清这一问题。
高D（泄漏）电容。除了具有较低的C值之外，半导体电容可能还会产生泄漏。当等效的R与C并联值太低的时候就会出现这种情况。这会导致电阻性阻抗压倒电容性阻抗，C的大小被淹没在噪声中。对于采用超薄栅氧层的器件，D的大小可能会大于5。一般而言，随着D的增大，C的测量精度会迅速降低，因此高D值是C表在实际使用时的一个限制因素。此外，提高频率有助于解决这一问题。在较高的频率下，电容性阻抗较低，产生的C电流较大，比较容易测量。
C-V测量连接。在大多数测试环境中，DUT都是位于圆片上的某一测试结构：它通过探针、探针卡适配器和开关矩阵与C-V测量仪器相连接。即使不使用开关矩阵，也会用到探针和大量的连接线。在高频情况下，必须采用特殊校正和补偿技术。一般而言，这可以结合开路、短路或校正设备来实现。由于硬件结构、连线和补偿技术非常复杂，因此，实际测试之前最好与C-V测试应用工程师充分协商。他们使用过各种探测系统，对于解决各类互联问题富有经验。
获取有效数据。除了之前提到的精度问题之外，在采集C-V测量数据时实际需要考虑到问题还包括仪器测试参数的量程、参数提取软件的通用性以及硬件使用的方便性。一般的，C-V测试仅限于直流偏压30V和10mA左右。但是，很多应用，例如对LDMOS结构、低夹层电介质、MEM器件、有机TFT显示器和光电二极管进行特征分析，就需要测试更高的电压或电流。对于这类应用，需要单独的高压直流电源和C表；高达400V的分直流偏压和300mA的输出电流是非常有用的。如果能够将差分直流偏压加载到C-V测试仪的HI端和LO端，则能够更灵活地控制DUT内的电场，这对于新型器件（例如纳米级元件）的研究和建模是非常有帮助的。
仪用软件应该能够直接运行测试例程，无需用户编程。这类软件应该适用于应用最广泛的器件技术和测试规程，正如本文前三段所提到的那样。有些研究人员可能还对一些不常见的测试感兴趣，例如对MIM（金属-绝缘层-金属）电容进行C-V和C-f扫描，测量圆片上的小互连电容，或者对双端纳米器件进行C-V扫描等。带自动绘图功能的参数提取工具应该容易获得。（如图5所示。）

图5.吉时利4200-SCS的参数提取实例给出了半导体的掺杂特征（左图中的蓝线），它与1/C2与Vg的关系曲线（红线）呈反相关系。右图给出了掺杂分布情况，即每立方厘米的载流子数量与衬底深度的函数关系。
通常，工程技术人员和研究人员都希望在测试仪器上不需要太多经验和培训就能够进行C-V测量，这就要求测试系统具有直观的用户界面和简单易用的特征。其中包括简单的测试配置、序列控制和数据分析。否则，用户在学习掌握系统上所花的时间就会超过采集和使用数据的时间。选择测试系统还应该考虑下列因素：
>紧密集成的源测量单元、数字示波器和C-V表；
>容易集成其他的外部仪器；
>探针尖具有高分辨率和精确测量能力（直流偏压低至毫伏，电容测量低至飞法）；
>测试配置和库容易修改；
>能够帮助用户检查系统是否能够正常运行的诊断/故障排除工具。