一种基于功耗管理的DSP处理器设计

发布者:superstar10最新更新时间:2006-04-11 来源: 电子技术应用关键字:功耗  存储器  时钟 手机看文章 扫描二维码
随时随地手机看文章

  在信息日益成为一种重要资源的今天,强大的市场需求和微电子技术的发展促成了便携式电子系统的飞速发展。这些便携式电子设备,不但对速度和面积要求非常高,而且对系统的平均功耗要求也很严格,使功耗问题日渐成为制约便携式电子设备发展的瓶颈。要获得高性能低功耗的方案,其实质也就是在处理速度、芯片面积和功耗上来权衡如何满足数字信号处理系统的要求。
  本文介绍了一种基于并行流水线的低功耗数字信号处理器(DSP)的系统设计,以改善通用处理器的不足,应用于各种便携式系统中,以便取得良好的效果。
  系统方案中,基于流水线的结构从行为级方面降低了系统的功耗;时钟管理方案则可以允许系统在不同的工作模式下使用不同的工作频率,从而使每一个单项任务所消耗的功耗最小;增强型的哈佛结构存储管理可以大大提高系统的并行性,提高系统效率。
1 流水线结构
  流水线结构是芯片行为级降低功耗的主要方法之一,下面简要分析其原理。在传统的分析方法中,CMOS电路的功耗可用下面的方程进行估计:
  
  其中f=1/Ts,Ts是原始时序系统的时钟周期。若是一个M级流水线系统,其关键路径则缩短为原路经长度的1/M,一个时钟周期内充放电电容则减小为Ccharge/M(注意总电容并没有变化)。如果时钟速度保持不变,则在原来对电容Ccharge充放电的同样时间内,现在只需要对Ccharge/M进行充放电,这就意味着电源电压可以降低到βVdd,其中β是一个小于1的常数。这样,流水线滤波器的功耗将为:
  
  和原始系统相比流水线系统的功耗降低了β2倍。
  该DSP处理器采用如图1所示的4级流水线结构。各级流水线的功能介绍如下:
  FI:取址阶段。由程序地址产生模块产生指令存储器地址,并取出指令。
  DI:译码阶段。通过指令译码产生相应的微控制信号,送入相应的控制寄存器。
  FO:取操作数阶段。从寄存器堆或外部存储器读出相应的数据,通过数据总线送入运算单元或寄存器堆。
  EXE/WB:执行及写回阶段。进行运算或操作,得出相应的结果,并将结果放到写总线(EB)上。

图1 4级流水线

2 外围接口部分
  外围接口部分提供系统内部和外部的各种连接方式,实现各种方式的信息传输。本设计把这些接口分为二大部分:(1)MCU类型的接口,如低速的串行端口(串行外围接口(SPI)和通用异步收发器(UART))、可编程通信接口(PCI)、通用串行总线(USB)以及一些外围设备。(2)适于媒体信息收发的高速接口,如异步串行端口和并行外围接口。
3 数据传输的设计
  数字信号处理是数据量很大的应用,所以如何高效地传输数据是一个影响系统性能的关键瓶颈。作为DSP处理器,必须有全面的DMA能力以便对数据在芯片内外进行传输。因为在DSP芯片内部集成足够的存储空间不大现实,所以必须采用DMA来管理流动数据,将数据传输和系统控制过程分开。这样,一方面可以提高数据传输的速度,另一方面可以降低处理器内核的负担,提高系统运行效率。
  系统设计中DMA采用基于描述符的传送,它在发起DMA传送序列时,需要一组存储在存储器中的参数。这类传送允许将多个DMA序列链接在一起,一个DMA通道可以被编程建立,并且在当前序列完成之后启动另一个DMA传送。
4 乘法器和逻辑单元的设计
  在数字信号处理应用中,实现高速的数据运算是其突出的特点,所以其结构设计中必须具有单独的乘法器以实现其性能的提高。乘法器和逻辑单元的结构框图如图2所示。

图2 CALU及乘法器结构框图

  乘法器工作时,用1条LT(Load TR)指令加载TR,由TR提供一个乘数。乘法指令提供另一个操作数,它既可以是来自数据总线,也可以是来自程序总线的立即数。不管在哪种情况下,每个周期都可以获得稳定的乘积项输出。
  3个移位器(shifter)是桶式移位器,它提供对16位或32位的操作数进行移位操作,可以大大提高乘后累加的速度。
5 地址处理模块
  地址处理模块是为总线部件计算取指和取数据的地址,也包括处理一些重复指令和跳转指令。根据指令系统的特点,本文设计的地址处理单元如图3所示。

图3 地址处理模块结构框图

  派生地址可能来自S_BUS,或是上一地址的加1值,也可能是总线输入数据暂存器DataIn之一;指令指针IC的值可能来自S_BUS或者是自增1的结果;预取指针PreIC可能来自IC或者是自加1的结果。最后的输出地址是派生地址暂存器AddrTemp、指令指针IC、总线输入数据暂存器DataIn或预取指针PreIC这4种地址之一。
  当执行的指令需要计算有效地址时,输出地址是派生地址寄存器;当程序跳转时,输出地址是指令指针IC;当寻址方式是间接寻址时,输出地址是DataIn; 当预取指令时,输出地址是预取指针PreIC。
  因为AddrTemp和IC的增量计算在系统中不可能同时出现,所以结构设计中只设计一个增量器供二者共用。
6 存储器的组织管理
  在数字信号处理系统中,数据的吞吐率直接影响系统的性能,传统的冯·诺曼(Von Neuman)结构是将指令、数据存储在同一存储器中统一编址,依靠指令计数器提供的地址来区分指令和数据。取指令和取数据都访问同一存储器,数据吞吐率低。而哈佛结构则不同于传统的冯·诺曼结构的并行系统结构,其主要特点是将程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是2个相互独立的存储器,每个存储器独立编址,独立访问。系统中设置了程序和数据2条总线,从而使数据的吞吐率提高了1倍。
  本文的设计采用如图4所示的增强型哈佛结构,它包括1个程序代码存储器和2个数据存储器,其中程序代码存储器只存放指令,程序数据存储器存放程序数据,而数据存储器则存放通用数据。对这些存储器的访问是相互独立的,系统可以在取指令的同时提供2个操作数,因而大大提高了系统的执行效率。
  为了使用更大的虚拟地址空间,对存储器采用分页管理,几个不同的页可以占用同一段地址空间,由各个存储器的分页寄存器指明当前所访问的是哪一页。

图4 增强型哈佛结构

7 时钟管理方案
  由公式(1)可以看出,系统的功耗和时钟频率呈线性关系,因此,通过降低系统时钟可以有效地降低功耗。时钟管理方案为系统提供了在不同工作模式下进行工作的频率,其结构如图5所示。由图可知,外部输入时钟CLKI经过全局输入缓冲器IBUFG连接到延迟锁相环DLL,锁相环原相时钟经过全局缓冲器BUFG输出,这样就可以得到稳定的片内原时钟;系统在低功耗模式下,可以根据用户配置的时钟分频计数器的值将原时钟分频,产生分频时钟;如果系统时钟要停止,可直接将低电平作为时钟输出。

图5 时钟管理方案结构图

  以上3种时钟经过多路选择器输出,该内部产生的时钟已经不是稳定的时钟。因此,将该时钟输出到片外,然后将输入连接到片上时钟专用线,即经过全局输入缓冲器连接到延迟锁相环,锁相环原相时钟经过全局缓冲器输出产生稳定的系统主时钟。同时,锁相环二分频时钟经过全局缓冲器输出作为系统状态时钟,由它参与系统控制。此外,将该锁相环的时钟锁定标志LOCKED输出,便于在系统调试时观察内部时钟的稳定性。
  本文介绍的低功耗DSP处理器的设计,相对于其他处理器的解决方案具有成本低、复杂性小、产品上市时间短等优点,并且能够以较低的价格实现各种便携式数字信号处理性能。该设计方法可作为同类设计的参考。

  参考文献

  1 Hennessy J L,Patterson D A.Computer Organization and Design:The Hardware/Software

   Interface(Second Edition).北京:机械工业出版社(影印版),1998

  2 Katz R H.Contemporary Logic Design.Addison Wesley,MA,1993

  3 苏光大.图像并行处理技术.北京:清华大学出版社,2002

  4 陈峰.Blackfin系列DSP原理与系统设计.北京:电子工业出版社,2004

关键字:功耗  存储器  时钟 引用地址:一种基于功耗管理的DSP处理器设计

上一篇:DSP片外高速海量SDRAM存储系统设计
下一篇:一种改进型的FIR数字滤波器设计

推荐阅读最新更新时间:2024-08-23 12:12

给单片机时钟制作一枚高稳定的恒温晶振
  单片机时钟一直咱单片机爱好者的必修课之一。从大大小小各式各样的屏出发,LCD的,数码管的,点阵屏的,VFD的,OLED的甚至是辉光管,边光显示器,那是应有尽有琳琅满目,所有那些有 内在潜质 的显示模块都被大家应用于自己的单片机设计之中。但是很多朋友遇到过这样一个问题:时间走不准。有时候新作品一天甚至几个小时就会快3-8秒;前两个月调好的钟过了几个月走时又不准了   我想,这其中有很大一部分原因是晶体导致的(有些朋友研究出也可能跟数据读写速度、芯片质量甚至是布线方式存在关系,咱们暂时不探究)。为了达到一个精确的显示效果,很多朋友啊买了带温度补偿的,或者内置晶体的实时时钟芯片。对于走时速度的调整也使用了累计法,对走快的或走慢
[单片机]
英特尔新技术:存储器耗电至少降低25倍
   英特尔副总裁暨实验室执行总监王文汉展示与工研院合作开发的新阵列记忆体原型。 英特尔在台举办亚洲区创新高峰会,展示和工研院合作开发的新记忆体技术,较现有DDR DRAM记忆体更省电,耗电降低至少25倍,未来可望为行动运算装置延长电池使用时间。 英特尔是在2011年宣布将分5年投入500万美元,由英特尔实验室和工研院共同开发新的记忆体技术,以改善现有记忆体速度与耗电。可运用于手机、平板电脑、PC,到超级运算或大型资料中心。今天的亚洲区创新高峰会上英特尔则宣布和台湾产官学界合作的初步研发成果。 英特尔副总裁暨实验室执行总监王文汉现场展示了和工研院合作开发的阵列式记忆体原型,新记忆体技术较现有DRAM传输延迟减少4倍,耗电上
[手机便携]
功耗高速串行数模转换器AD5300及其应用
摘要: AD5300是美国AD公司产生的CMOS单电源串行8位数据转换器,它具有体积小、功耗低、接口简单宽工作电压等优点,特别适用于电池供电的便携式仪器。文中介绍了AD5300的特点、功能和工作时序。同时给出了由AD5300组成的双极性电压输出D/A转换器的应用电路。 1 AD5300的特点及功能 AD5300是美国ANALOG DEVICES公司生产的具有电压缓冲输出的高速串行8位DAC,它与10位数模转换器AD5310和12位数模转换器AD5320在引脚功能上完全兼容。 AD5300具有如下特点: ●采用单电源供电,电压范围为2.7~5.5V; ●微功耗,正常模式下的典型功耗为0.7mW(VDD=5V)或0.3
[模拟电子]
美新公司发布业界最高性能的三轴地磁传感器产品
无锡2016年12月8日电 /美通社/ -- 美新公司作为全球领先的 MEMS 技术与混合信号处理系统解决方案供应商,今天正式推出基于各向异性磁阻(AMR)技术的磁传感器系列最新成员: MMC5883MA。该产品具有业内最高精度,最低噪音和最低的功耗,采用符合行业标准的小型 LGA 封装,满足了标准不断提高的工业与无人机应用的需求。 美新最新三轴磁传感器 美新董事长、CEO 赵阳博士表示:“美新基于 AMR 技术的磁传感器在便携式和可穿戴应用中有着长久的成功经验,已经在超过3亿台设备上安装使用。创新的设计结合优化的工艺,美新±8高斯量程(FSR)全新三轴磁传感器产品 MMC5883MA 具有稳定而出色的性能,能够适用于工业和
[传感器]
美新公司发布业界最高性能的三轴地磁传感器产品
单片机 电子时钟(汇编)
今天很高兴,一次性就把这个电子时钟写了出来(今晚的单片机实验,记得去年自学单片机的时候,这个还真是写不出来,不过这个时钟只是静态的,不能够用手工来修改,这点还是不够完善,以后有时间了的话,我重新写一下,呵呵) count equ 9217 ;定义1s计数值,对于11.0592的晶振来说,延时10ms second equ 30h ;定义临时变量区 second_ge equ 31h second_shi equ 32h minute equ 33h minute_ge equ 34h minute_shi equ 35h hour equ 36h hour_ge
[单片机]
单片机 电子<font color='red'>时钟</font>(汇编)
STM32F103 时钟系统明晰
本人小白一个,利用课外时间自学STM32。个人感觉,STM32的时钟系统什么的,感觉很复杂,对整个时钟系统的概念都很模糊,只知道该怎么配置,却不知道是怎么来的,所以就花了一天功夫专门上网搜集了一下资料,整理之后在此用通俗易懂的语言分享出来。如有用词不当以及总结错误的地方,还希望各位大佬指出。博主也好及时进行自我纠正,在此先谢过了。 经常在配置外设时,总会有一句开启APB1或者APB2下的哪个外设的时钟,还有什么AHB时钟,SYSCLK时钟,让人很是很头疼。下面,你只需要记住这些死知识就够了: SYSCLK: 系统时钟,最大可以达到72MHZ。 HCLK: AHB总线时钟,由SYSCLK分频得到,一般都是设置为不分频。
[单片机]
STM32-FSMC机制的NOR Flash存储器扩展技术
引言 STM32是ST推出的基于ARM内核Cortex-M3的32位微控制器系列。Cortex-M3内核是为低功耗和价格敏感的应用而专门设计的,具有突出的能效比和处理速度。通过采用Thumb-2高密度指令集,Cortex-M3内核降低了系统存储要求,同时快速的中断处理能够满足控制领域的高实时性要求,使基于该内核设计的STM32系列微控制器能够以更优越的性价比,面向更广泛的应用领域。 STM32系列微控制器为用户提供了丰富的选择,可适用于工业控制、智能家电、建筑安防、医疗设备以及消费类电子产品等多方位嵌入式系统设计。STM32系列采用一种新型的存储器扩展技术——FSMC,在外部存储器扩展方面具有独特的优势,可根据系统的应用需要,
[单片机]
STM32-FSMC机制的NOR Flash<font color='red'>存储器</font>扩展技术
新型高精度时钟芯片RTL-4553
摘要:介绍EPSON公司最新推出的高精度时钟芯片RTC-4553的功能与特点。包括内部结构及引脚、功能控制和单字节的读程序。 关键词:单片机 时钟芯片 RTC-4553 现在流行的串行时钟芯片很多,如DS1302、DS1307、PCF8485等。这些芯片接口简单、价格低廉、使用方便,被广泛地采用,但这些芯片都存在时钟精度不高,易受环境影响,出现时钟混乱等缺点。本文介绍一种EPSON公司最新推出的RTC-4553时钟芯片。该芯片采用内置晶振和独特的数据方法,大大提高了时钟精度和可靠性。RTC-4553配有串行通信接口,另有30%26;#215;4bit SRAM,有2000~2099的百年日历,采用14脚SOP封装,电池耗电2
[单片机]
小广播
最新应用文章
换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved