单片机与串行AD转换器TLC0834的接口设计

摘要：TLC0834是TI公司生产的八位逐次逼近模数转换器，具有输入可配置的多通道多路器和串行输入方式。文中以AT89C51 CPU为核心，采用LTC0834八位串行A/D转换器设计了一个可将模拟信号转换为数字信号的电路。 关键词：单片机 A/D转换器 TLC0834 单片机控制系统通常要用到Ａ／Ｄ转换。根据输出的信号格式，比较常用的Ａ／Ｄ转换方式可分为并行Ａ／Ｄ和串行Ａ／Ｄ。并行方式一般在转换后可直接接收，但芯片的引脚比较多；串行方式所用芯片引脚少，封装小，在ＰＣＢ板上占用的空间也小，但需要软件处理才能得到所需要的数据。 图1 TLC0834的工作时序图 １　ＴＬＣ０８３４简介 １．１ ＴＬＣ０８３４的主要特点 ＴＬＣ０８３４是ＴＩ公司生产的８位逐次逼近模数转换器具有输入可配置的多通道多路器和串形输入输出方式。其多路器可由软件配置为单端或差分输入，也可以配置为伪差分输入。另外，其输入基准电压大小可以调整。在全８位分辨率下，它允许任意小的模拟电压编码间隔。由于ＴＬＣ０８３４采用的是串行输入结构，因此封装体积小，可节省５１系列单片机Ｉ／Ｏ资源，价格也较适中。其主要特点如下： ● ８位分辨率； ● 易于和微处理器接口或独立使用； ● 可满量程工作； ● 可用地址逻辑多路器选通４输入通道； ● 单５Ｖ供电，输入范围为０～５Ｖ； ● 输入和输出与ＴＴＬ、ＣＭＯＳ电平兼容； ● 时钟频率为２５０ｋＨｚ时，其转换时间为３２μｓ； ● 可以和美国国家半导体公司的ＡＤＣ０８３４和ＡＤＣ０８３８进行替换，但它内部不带齐纳稳压器网络； ● 总调整误差为%26;#177;１ＬＳＢ。 １．２ 工作特点 ＴＬＣ０８３４可通过和控制处理器相连的串行数据链路来传送控制命令，因而可用软件对通道进行选择和输入端进行配置，其控制逻辑表如表１所列。 表1 TLC0834多路器的控制逻辑表 多路器地址 通 道 号 SGL/DIF ODD/EVEN SELECT BIT1 CH0 CH1 CH2 CH3 L L H H L H L H L H L H + - + - + - - + H H H H L L H H L H L H + + + + 输入配置可在多路器寻址时序中进行。多路器地址可通过ＤＩ端移入转换器。多路器地址选择模拟输入通道可决定输入是单端输入还是差分输入。当输入是差分时，应分配输入通道的极性，并应将差分输入分配到相邻的输入通道对中。例如通道０和通道１可被选为一对差分输入。另外，在选择差分输入方式时，极性也可以选择。一对输入通道的两个输入端的任何一个都可以作为正极或负极。 通常ＴＬＣ０８３４在输出以最高位（ＭＳＢ）开头的数据流后，会以最低位（ＬＳＢ）开头重输出一遍（前面的数据流）。其工作时序如图１所示。 １．３ 引脚功能 ＴＬＣ０８３４的引脚排列如图２所示，其中ＣＨ０～ＣＨ３为模拟输入端； ＣＳ 为片选端；ＤＩ为串行数据输入，该端仅在多路器寻址时（ＭＵＸ Ｓｅｔｔｌｉｎｇ Ｔｉｍｅ）才被检测；ＤＯ为Ａ／Ｄ转换结果的三态串行输出端；ＣＬＫ为时钟；ＳＡＲＳ为转换状态输出端，该端为高电平时，表示转换正在进行，为低电平则表示转换完成；ＲＥＦ为参考电压输入端；ＶＣＣ为电源；ＤＧＴＬ ＧＮＤ为数字地，ＡＮＧＬ ＧＮＤ为模拟地。 ２　与单片机的接口电路设计 ＴＬＣ０８３４与８９Ｃ５１单片机的硬件接口电路的电路原理如图３所示。图中，单片机的Ｐ１．７接ＴＬＣ０８３４的片选信号， Ｐ１．６用于产生Ａ／Ｄ转换的时钟， Ｐ１．５为一个双向Ｉ／Ｏ口位，可用于对模拟输入进行配置及输出转换所得的数据。在这里，模拟信号以单端方式输入，参考电压为５Ｖ，即Ａ／Ｄ模拟量的输入范围为０～５Ｖ。 ３　单片机的软件设计 该系统在工作时，单片机将通过编程产生串行时钟，并按时序发送与接收数据位，以完成通道方式／通道数据的写入和转换结果的读出。篇幅有限，现以通道０单端输入模拟信号为例，给出Ａ／Ｄ转换的程序： ＣＬＲ Ｐ１．６ ；清时钟 ＣＬＲ Ｐ１．５ ＳＥＴＢ Ｐ１．７ ；置片选为高 ＣＬＲ Ｐ１．７ ；置片选为低 ＳＥＴＢ Ｐ１．５ １ Ｓｔａｒｔ Ｂｉｔ ＳＥＴＢ Ｐ１．６ ＣＬＲ Ｐ１．６ ＳＥＴＢ Ｐ１．５ １ ＳＥＴＢ Ｐ１．６ ＣＬＲ Ｐ１．６ ＣＬＲ Ｐ１．５ ０ ＳＥＴＢ Ｐ１．６ ＣＬＲ Ｐ１．６ ＣＬＲ Ｐ１．５ ０ ＣＨ０ ＳＥＴＢ Ｐ１．６ ＣＬＲ Ｐ１．６ 通道０，单端输入 ＳＥＴＢ Ｐ１．６ ＣＬＲ Ｐ１．６ ＳＥＴＢ Ｐ１．５ Ｐ１．５由输出状态改 为输入状态 ＬＣＡＬＬ ＡＤＣＯＮＶ %26;#183;%26;#183;%26;#183; %26;#183;%26;#183;%26;#183; %26;#183;%26;#183;%26;#183; ＡＤＣＯＮＶ： ＭＯＶ Ｒ０＃０８Ｈ ＡＤＬＯＰ０： ＭＯＶ ＣＰ１．５ ；读转换结果 ＲＬＣ Ａ ；累加器Ａ左移，将结果 逐位移入Ａ中 ＳＴＥＢ Ｐ１．６ ＣＬＲ Ｐ１．６ ＤＪＮＺ Ｒ０ＡＤＬＯＰ０ ＭＯＶ Ｒ０＃０７Ｈ ＡＤＬＯＰ１： ＳＥＴＢ Ｐ１．６ ＣＬＲ Ｐ１．６ ＤＪＮＺ Ｒ０ＡＤＬＯＰ１ ＳＥＴＢ Ｐ１．６ ＣＬＲ Ｐ１．６ ＳＥＴＢ Ｐ１．６ ＣＬＲ Ｐ１．６ ＳＥＴＢ Ｐ１．７ ；置片选信号为高， 结束一次转换 ＲＥＴ 转换结果经换算后可转换为十进制数显示出来。如在精度要求较高的场合，可以选用位数更多的串行Ａ／Ｄ并取高位数据。限于篇幅，该部分程序本文不作介绍。 ４　结论 本文给出的硬件和软件均经实践检验，并已在某公司的产品上应用，其性价比较高，可大大降低生产成本。