基于FPGA的新型脉冲电源控制系统-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

1　引言

　　在同步辐射加速器的电源设备中，旧的脉冲电源控制系统采用通用的逻辑元器件进行设计，电路复杂，调试过程冗长，系统稳定性不高，并且脉冲工作模式固定单一。所以对此进行了改造，采用了基于大规模可编程逻辑器件FPGA的设计方案，用VHDL语言来实现，大大缩短了开发周期，减少了电路体积，提高了系统稳定性，具有较强的实用性和升级性。同时系统的脉冲工作模式灵活，可单向正偏、单向负偏或双向偏转；控制电路能根据上位机送来的工作参数随时地产生一组放电触发脉冲系列，脉冲数可变，正负峰任意选择，脉冲间隔随意调节。

2　系统设计

　　系统的主体结构如图1所示。上位主控计算机通过串口RS232实现实时监控，同时读取电源系统的故障信息。电源主控板以Xilinx公司Spartan װ系列FPGA器件XC2S200-5PQ208作为控制核心，具体实现电路包括PROM芯片XC18V02，12位A/D变换器Max178，14位D/A变换器Mx7534，电压参考模块MAX6350（5V）和MAX6325（2.5V），光耦TLP521-4和HCPL0631，运算放大器OP07和AD202，比较器LM339以及RS232接口Max232E等。

图1 主控板结构框图
　[page]　主控板通过FPGA的可编程输入/输出功能块IOB，接收操作员的操作信号、电源的故障信号，将工作状态传送给上位机，将各种控制命令传送到电源。同时产生可控硅放电和充电触发脉冲；产生放电电压基准，控制IGBT开关管泄放；产生内触发信号，并对内外触发信号进行选择。
原系统的译码器、地址寄存器、数据寄存器、频率合成器、分频器、累加器、地址切换开关、数据切换开关等均集成在FPGA中，取代了用传统TTL器件搭成的复杂系统，简化了PCB设计。

3　FPGA内部功能框图及VHDL设计　
　　在系统中，FPGA要具体实现的功能包括提供正负峰脉冲参考电压，读键盘和A/D的输出以及故障状态，控制系统输出脉冲正负峰的选择，控制输出脉冲数和电源接触器开/关，写A/D控制信号，进行内外触发选择，允许或禁止触发，设定时器初值，控制正常/故障灯亮等。
　　为此我们采用了模块化设计的思想，按FPGA要实现的功能，将其内部结构分成6个模块，每一个模块对应一个VHDL的设计文件（见图2）。VHDL语言是IEEE标准化的硬件描述语言，其覆盖面广，描述能力强，能支持硬件的设计验证综合和测试。这样设计的好处是有利于各功能模块的编写和调试，提高了软件的可维护性及可读性。

图2　FPGA内部结构图
下面给出各个模块的外功能简介：
　　（1）信号处理模块SIGNAL-DISPOSAL.VHD
　　本模块主要接收脉冲开关铁电源的状态信号（电源开/关、控制开/关、触发开/关）、故障信号（热故障、缺相等），以及内部通讯信号（如内部信号输出、允许触发、状态/故障选择等），同时输出控制信号。
　　（2）接收数据和发送数据模块RECEIVE-DATA-RXD.VHD 和SEND-DATA-RXD.VHD
这两个模块都有两个输入端口：时钟CLK和复位RESET，分别通过信号RXD和TXD实现与上位机之间的RS232通讯，波特率为9600bps，数据传送格式为11位，依此排序为：起始位（0），数据位（D0、D1、D2、D3、D4、D5、D6、D7），奇偶校验位，停止位（1）。同时与数据处理模块之间分别通过信号允许接收、接收结束、接收错误、接收寄存器和允许发送、发送结束、发送寄存器联系。当发送结束为0时，发送寄存器送数，允许发送也置为1。
　[page]　（3）触发模块TRIGALERT.VHD
这个模块输入端口设置为：复位RESET，触发TRIG（周期为2s，脉宽为10us），时钟（0.1us）， 4MS（4ms）。在触发允许的情况下，输出信号为1，开始计数，如果没有触发就一直延续至1.8S，有触发就调用计数器10US，脉宽延续为10us，等1.8S结束后输出信号变为0，结束了一次触发过程。
　　（4）脉冲模块WAVEGEN .VHD
本模块主要产生充电和放电脉冲。放电脉冲波形近似正弦波，振荡频率约454HZ（2.2ms）; 充电脉冲与放电脉冲之间间隔延时4 ms。遥控状态下可调参数为正峰、负峰幅度，触发延时Td及间隔时间Tb，触发模式设置序列（即正峰、负峰的序列），一个周期内的波形个数最多为12个。Tb的调节范围为200ms-400ms，Td的调节范围为0-20ms，步长为0.1us 。该模块根据上位机送的模式序列及相关约定计算出各波形触发时间间隔即负峰到正峰T12、正峰到负峰T23、负峰到负峰T34等，在触发允许时，即送出相应的波形。
　　（5）数据处理模块DATA-DISPOSAL.VHD
这个模块是系统的核心模块，主要承担处理数据的任务，其它模块都与此相互通讯。

4　系统功能实现

　　通过XILINX 的EDA工具软件FOUDATION的VHDL设计及仿真实现，这套系统能够满足设计要求，可以实现多种脉冲工作模式，并且系统运行稳定可靠。

参考文献

[1]　徐志军等. CPLD/FPGA的开发与应用. 北京：电子工业出版社，2002.1.　
[2]　侯泊亨等. VHDL硬件描述语言及数字逻辑电路设计. 西安：西安电子科技大学出版社，1999
[3]　XILINX Foundation Series 2.1i 设计指南. 北京：清华大学电子工程系&Xilinx培训中心，1999.9 .

关键字：FPGA VHDL 脉冲电源编辑：冰封引用地址：基于FPGA的新型脉冲电源控制系统

上一篇：一种数字式温度控制系统的设计
下一篇：2kW高频高压电源

推荐阅读最新更新时间：2023-10-18 16:28

FPGA和ARM的Profibus-DP主站通信平台设计

引言 Profibus-DP是由西门子公司推出的一种开放式现场总线标准，用于现场级分布式自动化外设之间的高速数据传输。Profibus在2007年4月突破2000万节点大关。据PI(世界性的现场总线Profibus用户组织)称现在已经超过2 500万个节点，并希望在2012年突破5 000万个节点，年销售芯片450万个。目前国内业界对于Profibus-DP的研究和相关产品的开发都是基于国外提供的专用协议芯片(主站多数采用西门子推出的ASPC2，从站多采用SPC3等智能通信芯片)，而没有协议芯片样机开发的相关报道。对于主站的开发，国内一些科研院所(北航706教研室、中科院、浙大等)也曾利用可编程逻辑器件配合MCU

[单片机]

基于FPGA的出租车计价系统设计

摘要：设计出租车计价系统，运用自顶向下的设计思想，以芯片CycloneⅡEP2C8T144C8为设计核心，采用QuartusⅡ仿真软件，对设计电路的各模块及整个系统进行了EDA仿真验证。结果表明，该计价系统具有计时、计费、计程和动态显示的功能，符合设计要求，修改VHDL语言源程序，可完成更多的出租车计价系统的扩展功能。关键词：出租车计价；自顶向下；VHDL；FPGA 0 引言随着电子技术的发展，出租车计价器的设计也从传统的全部由机械元器件组成的机械式设计到半电子式(即用电子线路代替部分机械器件的出租车计价器)，再从集成电路式到目前基于FGPA芯片为核心的系统的设计共经历了四个阶段，利用FPGA芯片，用较少的

[嵌入式]

电镀用脉冲电源的研制

脉冲电源可通过控制输出电压的波形、频率和占空比及平均电流密度等参数，改变金属离子的电沉积过程，使电沉积过程在很宽的范围内变化，从而在某种镀液中获得具有一定特性的镀层。脉冲镀镍代替直流镀镍可获得结晶细致的镀层，能使镍层的孔隙率与内应力降低，硬度增高，杂质含量降低，并可采用更高的电流密度，提高镀覆速度〖1〗。　　根据脉冲镀镍的工艺，我们研制了最大峰值电流1000A，最大峰值电压30V的脉冲镀镍开关电源。其工艺如下: 　　硫酸镍(NiSO4·7H2O)：180～240g/L 　　硫酸镁(MgSO4·7H2O)：20～30g/L 　　氯化钠(NaCl)：10～20g/L 　　硼酸：30～40 　　PH值：5.4

[电源管理]

电镀用<font color='red'>脉冲</font><font color='red'>电源</font>的研制

JavaCard指令处理器的FPGA设计

　1 JavaCard简介　　智能卡是指集成了CPU、ROM、RAM、COS(芯片操作系统)和EEPROM，能储存信息和图像，具备读/写能力，信息能被加密保护的便携卡。智能卡的最基本标准是ISO/IEC7816。智能卡在银行、电信等行业得到广泛应用，但在发展过程中也遇到很多问题，主要有：各厂商指令集不统一;编程接口APIs太复杂;开发环境不通用，新卡开发都要熟悉开发环境;系统不兼容，专卡专用。由于开发门槛过高，影响了智能卡的发展。市场对智能卡的发展提出了新的要求，Sun公司提出了Java Card开放标准。JavaCard技术将智能卡与Java技术相结合，克服了智能卡开发技术太专业、开发周期长等阻碍智能卡普及的缺点，允许智能

[嵌入式]

JavaCard指令处理器的<font color='red'>FPGA</font>设计

基于FPGA的新型谐波分析仪设计

摘要：给出一种基于FPGA的新型谐波分析仪的设计方案。在该方案中，采用FPGA实现快速的FFT运算，使用实时操作系统结合Ethernet芯片实现TCP/IP协议直接接入局域网，并给出实现的设计实现。关键词：FPGA Verilog HDL Nios 谐波分析仪实时操作系统引言随着节能技术和自动化技术的推广，电力电子装置如变频设备、变流设备等，容量日益扩大，数量日益增多，使电网中的谐波污染日益严重，给电力系统和各类用电设备带来危害，轻则增加能耗，缩短寿命，重则造成用电事故，影响安全生产。因此，消除谐波污染，把谐波含量控制在允许范围内，已成为主管部门和用电单位的共同奋斗目标。目前，电力系统中的谐波源，不但类型多，而且分布广，用

[半导体设计/制造]

莱迪思发运首批低成本、低功耗LatticeECP4 FPGA样片

21ic讯莱迪思半导体公司日前宣布已经开始发运其下一代LatticeECP4™FPGA系列的密度最大的器件至部分客户。新的LatticeECP4 FPGA系列提供了多种200K LUT以下的低成本，低功耗的中档器件，具有高性能的创新，如低成本封装的6G SERDES，功能强大的DSP块和内置的基于硬IP的通信模块。LatticeECP4-190是这个系列中最高密度的器件，拥有183K LUT，480个双数据速率DSP乘法器（18×18），5.8 Mbits存储器和12个6 Gbps SERDES通道，使得它非常适合各种成本和功耗敏感的无线、有线、视频和计算应用。莱迪思已发布了三个倒装芯片封装的LatticeECP4

[嵌入式]

利用Spartan-3 FPGA实现高性能DSP功能

　　Spartan-3FPGA能以突破性的价位点实现嵌入式DSP功能。本文阐述了Spartan-3 FPGA针对DSP而优化的特性，并通过实现示例分析了它们在性能和成本上的优势。　　所有低成本的FPGA都以颇具吸引力的价格提供基本的逻辑性能，并能满足广泛的多用途设计需求。然而，当考虑在FPGA构造中嵌入DSP功能时，必须选择高端FPGA以获得诸如嵌入式乘法器和分布式存储器等平台特性。　　Spartan-3 FPGA的面世改变了嵌入式DSP的应用前景。虽然Spartan-3系列器件的价位可能较低，但它们同样具有DSP设计所需的平台特性。这些平台特性能够以较高的面积利用率实现信号处理功能，使设计达到更低价位点。

[嵌入式]

利用FPGA的DSP功能提高图像处理的实例

　　intevac是商用和军用市场光学产品的前沿开发商。本文介绍该公司nightvista嵌入式电子系统的开发，该产品是高性能超低亮度紧凑型摄像机。该摄像机最初采用了流行的数字信号处理器、几个assp和外部存储器件。系统对性能的需求越来越高，工程师团队决定试验一种替代方案——在可编程逻辑中实现可配置软核处理器。这一决定带来了以下好处：达到了目标所要求的性能在单个fpga中集成了分立的元件和数字信号处理(dsp)功能功耗降低了近80% 将五块元件板缩减到一块，显著降低了成本缩短了开发时间图1 intevac nightvista摄像机中cyclone系列fpga功能框图

[嵌入式]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■30套RV1106 Linux开发板（带摄像头），邀您动手挑战边缘AI~

■安世半导体理想二极管与负载开关，保障物联网应用的稳健高效运行

■免费申请 | 上百份MPS MIE模块，免费试用还有礼！

■PI 电源小课堂|无 DC-DC 变换实现多路高精度输出反激电源

Vishay线上图书馆

白皮书技术文章视频热门推荐