高压元器件整合简化PoE用电装置设计[

　　自从IEEE StdTM 802.3af以太网络供电 （Power-over-Ethernet，PoE）标准于2003年6月通过后，已有数百万台具备PoE功能的VoIP电话、无线接入点（WAP）和安全摄影机在世界各地销售。PoE能够方便地同时提供数据与电源功能，所以许多应用现在都开始内置这项功能，例如销售点终端装置（POS）、网络传感器和楼宇自动化。以太网络供电设备（PSE）和用电装置 （PD）等PoE产品的出货量预计到2008年将超过一亿。

　　把多颗分立的高压元器件整合在一起有助于发展更小、更精简和成本更低的PoE用电装置解决方案。例如PWM开关稳压器的桥式二极管、瞬时电压抑制器（TVS）和功率MOSFET就是很好的整合目标，只不过由于高压元器件的整合极为复杂，厂商通常不会把它们集成到同一颗芯片。本文将介绍把这些元器件整合到PoE用电装置接口和电源管理控制器时所需考虑的系统层级需求以及它们可能带来的好处。

　　现有解决方案

　　PoE产品的用电装置接口已从早期的分立式设计演进到现在的单芯片解决方案，这类解决方案整合了IEEE 802.3af标准所要求的侦测、分类和热交换功能以及直流电源转换所需的脉冲宽度调制器（PWM）。图1就是典型的解决方案，其中包括典型隔离式电源所需的外部元器件。

　　图1 传统的PoE用电装置接口与交换式稳压器（未整合高压元器件）

　　返驰式稳压器架构的应用很广泛，因为它能在PSE设备和PD装置的电源供应之间提供电气隔离，同时支持VoIP电话和无线接入点等目前两种主要PoE应用的2～10W电源需求。许多PD应用需要多个稳压电源，因此它们常利用多绕组变压器、LDO或后降压稳压器产生电压给PD装置的无线电、处理器和其他子系统。

　　典型的解决方案约需35～50颗外接元器件。其中虽有很多是较低价的电阻和电容，但仍有大约8～10颗的高电压或大电流有源元器件会增加电路板面积和用料成本。这些元器件是：

　　● 输入电源端的桥式二极管，它们可能包含6～8颗分立二极管或两个整合式全桥整流器 （图1的B1和B2）

　　● 瞬时电压抑制器 （TVS），通常是一颗SMAJ58A或类似的齐纳箝位二极管（图1中的D1）

　　● 开关稳压器的功率MOSFET，随着PWM架构不同可能有1或2颗元器件（图1中的M1）

　　把高压元器件整合到PD装置接口不仅使得PD装置的设计更简单，还能将外部元器件减至最少。我们只要分析这三种元器件在PD装置的工作方式、相关的IEEE StdTM 802.3af规格 （它们会决定所需的效能）以及哪些工艺技术可以整合这些高电压功能，就能了解这种做法的优点。

　　输入端桥式二极管与浪涌抑制箝位

　　桥式二极管和浪涌抑制器（TVS）通常是分立的外接元器件，负责在严苛的PoE操作环境中提供重要的电路保护功能。桥式二极管的功能虽然相当直接，但当它用于PD装置接口的输入电源端时却须提供下列重要功能。

　　● 无论缆线的电源极性为何，都能高效率将PSE设备的电源连接到PD装置接口。

　　● 安全处理IEEE StdTMn 802.3af标准所定义的整个操作电压和电流范围。

　　● 在TVS二极管的配合下，承受IEC-60060所定义或缆线放电所造成的破坏性瞬时浪涌。

　　从操作电压范围的角度来看，桥式二极管只需将44～57V的直流电源从PSE设备连接到PD装置接口。对于中间抽头接点（CT1/CT2），802.3af规格则要求PD装置必须接受任何一种极性的电源。这项要求使得CT1和CT2接脚必须使用4颗二极管组成的全桥式电路，它们通常会连接到10/100BASE-T应用的数据线路对。

　　IEEE规格对PSE设备提供给备用线路对（SP1/SP2）的电压极性有着明确规定，因此它就技术而言只需使用半桥式电路。然而考虑到静态放电、缆线放电或雷电诱导产生的浪涌都可能造成瞬时现象，所以备用线路对的输入端最好还是使用全桥式电路。如果浪涌进入未使用全桥式电路的备用线路对，就可能在接口产生1kV以上的浪涌电压而导致电路崩溃和二极管毁损。全桥式二极管电路还能将任何输入（CT1/CT2/SP1/SP2）连接到以太网络变压器或RJ-45的任何输出，避免可能出现的缆线连接错误。

　　IEEE规格定义输入操作电流为350mA，最大涌入电流限制为400mA。在保留充份设计弹性的情形下，桥式二极管须能在PD装置的整个操作温度范围内应付高达500mA的直流电流。

　　如前所述，桥式二极管和瞬时电压抑制器须能承受IEC-60060所规定的瞬时浪涌。浪涌事件定义为CT1-CT2或SP1-SP2接脚出现任何一种极性的1000V脉冲。该脉冲电压的完整上升时间为300ns，下降一半所需的时间为 50μs，源阻抗则为201Ω。这表示瞬时抑制二极管在浪涌期间可能会遇到高达5A的瞬时电流，它基本上就是瞬时抑制元器件的峰值脉冲电流规格。

　　为了达到桥式电路和瞬时电压抑制器的功能要求，这些重要元器件的整合须使用一种能够提供高操作电压和在PSE设备与PD装置接口之间提供电气隔离的工艺技术。当然，它们相对于分立设计的成本也必须列入考虑。

　　开关稳压器的功率MOSFET

　　许多开关式稳压控制器都没有整合功率MOSFET，这虽能提供弹性的输入电压范围和输出功率范围，却必须以开关效率、电路板面积和成本最佳化为代价。由于PoE用电装置的输入电压范围（36～57V）和输出功率（12.95W最大值）都不算宽广，设计人员确实可将适当的开关功率FET整合到应用。

　　Rsp是一种优值（figure of merit），用来描述工艺技术的导通阻抗能力。RSP是MOSFET导通阻抗（RDS（ON））与总布局面积（不仅是门极）的乘积，其单位是Ωmm2。MOSFET的RSP越低，达到目标RDS（ON）所需的元器件就越小。外接式高压MOSFET经常采用RSP值相对较高的成熟工艺技术，这表示元器件必须很大才能提供很低的导通阻抗；除此之外，这类元器件多半需要较高的门极电压才能让信道完全反转（以及最低导通阻抗）。

　　使用外接式功率MOSFET时，高RSP和高门极电压是造成开关效率下降的两大因素。外接FET不仅会引入电路板寄生参数，庞大的元器件面积还会造成很大的门极电容，控制器在让FET导通或截止时都必须对这些电容进行充电与放电。由于开关功耗CgateVgate2成正比，面积过大的外接MOSFET可能增加PoE应用的耗电。

　　设计人员若能事先知道电压规格与输出功率范围，即可采用适当的工艺技术和面积最佳化的功率MOSFET以大幅减轻这些问题。设计人员可通过FET导通阻抗和门极面积的取舍发展出最佳元器件架构，再配合更低的门极电压以省下可观电力。只要把FET和控制电路整合到很小的封装，设计人员就能提供体积比分立解决方案还小的PD装置解决方案。

　　高压整合的工艺需求

　　bulk CMOS和BiCMOS等主流技术无法将最好的高电压、功率和效率组合提供给PD应用。另一方面，Silicon-on-Insulator（SOI）技术却能制造二极管和BJT等高效能接面元器件，同时提供功率MOSFET的面积与效率；除此之外，SOI还具备强大的高功率瞬时耐受性以及优异的内部噪声隔离能力，使得高质量功率元器件以及精准数字与模拟控制的整合更简单。深沟隔离和氧化埋层还能避免其他技术常见的寄生参数以及庞大的接面隔离阻障层。

　　理想PoE解决方案需要高压整合

　　高压整合必须提供实际利益，这样对PoE用电装置设计人员才有价值。元器件用料的减少是很好的成本与电源转换效率指标，这两者都是设计人员能够实际感受到的好处。本文包含两款PoE PD电源管理元器件，一款是不包含高压元器件的传统解决方案（图1），另一款则采用前述SOI工艺（图2）。

　　图2 PoE PD接口和开关整流器

　　整合式浪涌抑制器还能使用较低的箝位电压，因此元器件不需采用崩溃电压较高的工艺。举例来说，标准SMAJ58A在Ipp=5A时的箝位电压约为94V，因此PD接口元器件须使用能够承受100V的工艺技术。整合式瞬时抑制解决方案可以存取任何电路节点，进而让所有较大的瞬时电流都通过瞬时抑制二极管。举例来说，内部瞬时抑制器被触发后就会主动关闭热抽换接口和交换稳压器，防止具有破坏性的高能量瞬时电压进入下游电路。

　　通过别出心裁的高压电路设计和SOI工艺技术，厂商不仅能发展整合度更高的PD电源供应解决方案和省下超过18颗的外部元器件，还能提供媲美于分立解决方案的电源效率。