基于FPGA和Quartus II的程控滤波器测量系统的设计方案

最新更新时间:2013-12-13来源: 21IC关键字:FPGA  Quartus 手机看文章 扫描二维码
随时随地手机看文章

1.引言

放大器和滤波器是现代电子系统的重要组成部分,其性能指标的优劣直接决定整个系统的性能。传统的放大器和滤波器大部分是固定放大倍数和固定的截止频率。在许多工程领域中,信号频率范围是动态的,约在几Hz到几十KHz之间,若按最大信号带宽下选择运算放大器的性能,会造成在较低信号频率下功耗浪费,因此需要可变截止频率的滤波器进行滤波。

本系统利用运算放大器、FPGA、D/A和LCD等核心器件设计程控滤波器和扫频测试仪,其中扫频测试仪可用于对滤波器的测试。输入为mV级信号,电压增益60dB,10dB可调,误差小于2%.高通、低通滤波器的截止频率在1kHz~30kHz,1kHz可调,误差小于2%.

2.系统结构设计与理论分析

2.1 系统结构框图

本系统主要由可控放大电路、滤波电路、正弦信号产生电路和FPGA构成,其系统框图如图1所示。

 

 

前级程控放大采用继电器来选择放大器的反馈电阻以实现不同的增益,滤波器采用电流型DAC构建传递函数实现,该方法便于控制而成本较低,正弦信号产生采用FPGA查找表的方法,能得理高精准的频率。控制核心采用NIOS,无需复杂的外路电路与FPGA进行通讯。

2.2 滤波器传递函数推导

 

 

高通/低通滤波器的原理图如图2所示,根据放大器的“虚短虚断”原理,低通的传递函数近似为:

 

 

其中滤波器的Q值为:

 

 

为得到平坦的巴特沃兹滤波器,则当Q=0.707时所对的ω即为低通截止频率。

 

 

此时有NB与fc成正比,NB为正数,为得到截止频率从1K到 ,则fc=1000NB/8,当NB=240时,fc=30KHz.选择C0=820pF,此时有(R1+R2)/R1=1.225,取R1=20KΩ,R2=4.5KΩ。

2.3 扫频测试原理在F P G A中的R O M导入1 2位的正弦数表, 共4 0 9 6 个点, 共有1 2 根地址线,FPGA的晶振为50MHz,通过锁相环倍频到200MHz,通过累加器输入频率控制字和相位控制字,控制查找表的速度,来实现不同频率的输出。

通过编程改变频率控制字,从而改变输出频率。系统对每一个不同频率的频点进行测量,经过A D 6 3 7将交流转换为直流后,通过TI公司的模数转换芯片ADS7886,将有效值送入处理器,并通过扫频的点绘制相应的曲线,得到频幅响应曲线。

3.硬件电路与软件实现

3.1 程控放大器

为得到很高的增益,采用两级放大器级联的方式来实现。用FPGA给74HC595发送控制字来控制继电器的开合,选择放大器的不同的反馈电阻,以实现不同的增益放大。图3所示为程控放大器的连接电路图。

 

 

每一级增益分配为0 d B 、1 0 d B 、20dB、30dB,通过模拟开关同时控制两级增益,可以使总体增益分别为0 d B、10dB、20dB、30dB、40dB、50dB和60dB.

其中调节R9和R10可以抑制失调电压。

3.2 程控滤波器

图4给出程控滤波器的连接电路图,由四片LF356和一片TLC7528组成,其中LF356的增益带宽积为5MHz,系统中的最高频率为50KHz,故增益带宽积选用LF356能满足要求。

 

 

TLC7528是电流型双数模转换芯片,数字电源采用5V供电,在电路中其等效为可变电阻。

3.3 软件流程图

软件系统流程图如图5所示。

 

 

本设计的控制MCU采用Altera的NiosII软核实现,软件设计和编译、调试在Nios II IDE集成开发环境中完成。

软件需要实现的功能有:高低通滤波器与幅频特性测试功能的切换、前级放大增益的控制、滤波器截止频率的更改,还要控制扫频信号输出、信号有效值回采和幅频特性曲线的绘制。

本系统的功能切换并不复杂,需要控制的变量也不是很多,软件设计采用模块化和自顶向下的设计方式,软件系统中主要分成按键(输入)模块、LCD(显示)模块、数值发送模块、界面显示更新模块、输入处理模块等。每一个模块是否执行是通过标志位来确定的,主程序通过死循环检测每一个标志位的状态,来确定应该进入哪一个模块并实现相应的功能。

4.测试结果

固化程序后,用函数发生器和TDS1002B数字示波器来测试各指标,并分别记录其测量数据。用函数发生器输入频率为1KHz,峰-峰值为20mV的正弦波,记录程控放大器输出端的测试值如表1所示。

 

 

测量程控滤波器低通、高通特性,采用40dB的程控放大器增益,滤波器输出接负载1KΩ,测量数据如表2所示。

 

 

此外,设计的幅频特性测试仪可测量程控滤波器的高通、低通特性曲线,并在液晶上打点绘制曲线。

椭圆滤波器测量时,输入信号峰-峰值为5V,通带内最大峰-峰值为5.12V,在室温较高时测得截止频率为52.03KHz,室温较低时测得截止频率为49.2KHz.由此可见,该设计受温度影响较大,初步分析为电容的温度系数太大造成的。

5.结论

本文提出了基于FPGA和Quartus II的程控滤波器测量系统的设计方案。该方案以Altera公司的FPGA和Nois II为核心,采用运算放大器和模拟开关作为前级小信号放大器,以电流型DAC TLC7528等效为可变电阻,通过模拟电路构建传递函数实现可编程滤波,并通过FPGA查找表的方法数字合成正弦波通过DAC输出。然后,通过合成信号对程控滤波器进行扫频测试,并在实际焊接电路中实现,测试该可编程滤波器,前级的小信号增益可达1000倍,10dB步进。整个系统的构建可用于工程中信号的放大,滤波和检波处理,而实现了智能化的控制。

关键字:FPGA  Quartus 编辑:探路者 引用地址:基于FPGA和Quartus II的程控滤波器测量系统的设计方案

上一篇:基于LAN的高集成度数据采集设备研制
下一篇:极端工作环境下的动态可调偏置半瓦驱动放大器

推荐阅读最新更新时间:2023-10-12 22:31

FPGA复位的可靠性设计方案
  对FPGA设计中常用的复位设计方法进行了分类、分析和比较。针对FPGA在复位过程中存在不可靠复位的现象,提出了提高复位设计可靠性的4种方法,包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位资源和采用内部复位。上述方法可有效提高FPGA复位的可靠性。   对FPGA芯片而言,在给芯片加电工作前,芯片内部各个节点电位的变化情况均不确定、不可控,而这种不确定且不可控的情况会使芯片在上电后的工作状态出现错误。因此,在FPGA的设计中,为保证系统能可靠进进入工作状态,以及避免对FPGA输出关联的系统产生不良影响,FPGA上电后要进行复位,且为了消除电源开关过程中引起的抖动影响,复位信号需在电源稳定后经过一定的延时才
[电源管理]
<font color='red'>FPGA</font>复位的可靠性设计方案
利用FPGA的DSP功能提高图像处理的实例分析
  intevac是商用和军用市场光学产品的前沿开发商。本文介绍该公司nightvista嵌入式电子系统的开发,该产品是高性能超低亮度紧凑型摄像机。该摄像机最初采用了流行的数字信号处理器、几个assp和外部存储器件。系统对性能的需求越来越高,工程师团队决定试验一种替代方案——在可编程逻辑中实现可配置软核处理器。这一决定带来了以下好处:   达到了目标所要求的性能   在单个fpga中集成了分立的元件和数字信号处理(dsp)功能   功耗降低了近80%   将五块元件板缩减到一块,显著降低了成本   缩短了开发时间         图1 intevac nightvista摄像机中cy
[安防电子]
μC/OS-II实时操作系统内存管理的改进
C/OS-II是一种开放源码的实时操作系统,具有抢先式、多任务的特点,已被应用到众多的微处理器上。虽然该内核功能较多,但还是有不甚完善的地方。笔者在分析使用中发现,内核在任务管理(包括任务调度、任务间的通信与同步)和中断管理上是比较完善的,具有可以接受的稳定性和可靠性;但在内存管理上显得过于简单,内存分区的建立方式有不合理之处。 1 内存管理不足之处的分析 在分析许多 C/OS-II的应用实例中发现,任务栈空间和内存分区的创建采用了定义全局数组的方法,即定义一维或二维的全局数组,在创建任务或内存分区时,将数组名作为内存地址指针传递给生成函数。这样实现起来固然简单,但是不够灵活有效。 编译器会将全局数组作为未初始化的
[单片机]
基于FPGA+DSP的雷达高速数据采集系统的实现
0 引言   随着雷达数据处理技术的快速发展,需要高速采集雷达回波信号。然而激光雷达的发射波及回波信号经光电器件转换后,形成的电信号脉宽窄,幅度低,而且背景噪声大,如采用低速的数据采集系统进行采集,存在数据精度不高等问题。同时,为避免数据传输不及时,发生数据丢失,影响系统的可靠性和实时性,需设计开发高速数据采集系统。   设计中针对前端输出约-25~25 mV,带宽为20 MHz的信号,采用高带宽,低噪声,高数据传输率,高分辨率数模转换芯片AD9235;利用XC2V250内部的大小为6 KB的异步FIFO实现AD9235转换器与TMS320C6201间的高速数据传输。采集系统的采样率为30 MHz,分辨率为12位,内部
[嵌入式]
基于<font color='red'>FPGA</font>+DSP的雷达高速数据采集系统的实现
Altera助推客户启动14 nm Stratix 10 FPGA和SoC设计
Stratix 10设计软件创新实现了快速前向编译功能,支持客户将性能提高两倍。 2014年8月5号,北京——Altera公司(Nasdaq: ALTR)今年早些时候宣布了早期客户基准测试结果获得成功,在此基础上,今天发布面向Stratix® 10 FPGA和SoC的早期试用设计软件,这是业界第一款针对14-nm FPGA的设计软件。客户现在可以启动自己的Stratix 10 FPGA设计,采用Stratix 10 HyperFlex体系结构和Intel 14 nm三栅极工艺,率先体验内核性能两倍的提高。在这一设计软件中,Altera引入了Hyper-Aware设计流程,包括创新的快速前向编译功能,支持客户快速研究设
[嵌入式]
短帧Turbo译码器的FPGA实现
     Turbo码虽然具有优异的译码性能,但是由于其译码复杂度高,译码延时大等问题,严重制约了Turbo码在高速通信系统中的应用。因此,如何设计一个简单有效的译码器是目前Turbo码实用化研究的重点。本文主要介绍了短帧 Turbo 译码器的 FPGA 实现,并对相关参数和译码结构进行了描述。   1 几种译码算法比较   Turbo码常见的几种译码算法中,MAP算法 具有最优的译码性能。但因其运算过程中有较多的乘法和指数运算,硬件实现很困难。简化的MAP译码算法是LOG-MAP算法和MAX-LOG-MAP算法,它们将大量的乘法和指数运算转化成了加减、比较运算,大幅度降低了译码的复杂度,便于硬件实现。简化算法中,L
[嵌入式]
航管二次监视雷达地面询问编码器的FPGA设计
   引 言   随着航空事业的发展,空中流量的增加使空中交通管理系统的作用显得非常重要。空管人员利用雷达为已被识别的航空器提供管制服务,可以从雷达屏幕上看到飞机的信息参数。在航管体系中,常规模式及S模式技术用于监视功能,建立在独立编址,选择询问的基础之上,信息交换是通过将上行询问内容和下行应答内容进行脉冲编码实现。编码器是整个雷达的中心,用于产生整机同步信号和询问信号。因此,具有高优良性能询问机编码器脉冲编码信号处理技术至关重要。同时对雷达信号处理的实时性提出了严格的要求,在毫秒级的时间内完成对应答信号的处理,完成目标识别,给出目标飞行器的信息参数;同时在设备体积、功耗方面的严格要求使信号处理设备必须向小型化、智能化、可编
[嵌入式]
航管二次监视雷达地面询问编码器的<font color='red'>FPGA</font>设计
迎合Interlaken标准,Tundra推出最新IP内核
Tundra Semiconductor公司的芯片逻辑工程部(SLE, Silicon Logic Engineering Division)为新的可缩放Interlaken标准推出知识产权内核。这种可发放许可的IP能够在ASIC和FPGA中使用。由于Altera公司针对Interlaken接口发布了Stratix II GX FPGA,FPGA市场尤其重要。Cortina Systems公司和思科公司开发了这项标准。 尽管串行连接(serial link)目前具有40-Gbit/s的能力,SLE的IP内核的范围可从10 Gbits/s到超过60 Gbits/s。SLE计划将来的版本达到120 Gbits/s。串行器/解串器
[焦点新闻]
小广播
最新电源管理文章
换一换 更多 相关热搜器件
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved