电路模型:
仿真波形如下:
对仿真结果总结得到的是:电容在被反向充电达到顶峰后即向充电方向的反向放电,这时可控硅关断。
图中电容开始反向放电时假设参数如图:ik为关闭前的维持电流,im为为电感回路的最大峰值电流,总电流要满足下面的条件:iO=ik+iL------(1)
其中iL此时有: im=iL---------(2)
有下面条件制约:1/2*C*U2 =1/2*L*i2 --------------(3)
此时 U=E i=Im -------------(4)
(1) 式变形关闭条件: im<:iO-ik --------------------(5)
(3)和(4)式得: im=(√C/L)*E ------------(6)
iO=E/RO -------------------(7)
ik大功率可控硅一般为几十mA和总电流以及电容最大电流相比可以忽略不计,以利简化计算不影响结果分析。
上面两式合并为: (√C/L)*E< E/RO 化简得:
RO<√L/C ----------------(8)
可见是否关断与电源电压无关,只与电感、电容、负载有关 。捕鱼理论告诉我们:脉宽同样功率下最高效脉宽范围为(1---3)ms,常规选取一般电容最大取5UF最小取2UF,脉宽3ms计算,由下面公式计算: T=2∏√L*C-------(9)
有L大约有(50---125)mh范围 ;
如果取1ms,电容(2---5)UF,上面公式计算有:L大约(6---14)mh,将条件带入(8)式计算: 第一种情况RO关闭条件取值范围:
3ms下(5—2)UF小于 100欧和250欧
1ms下(5--2)UF小于 33欧和80欧
上面是功率足够,电压稳定供电前提下不稳定转换的边界条件,如果有功率不足造成波形畸变电压波动时会有一定的出入,考虑到实际情况再减小应该关闭。
电感50mH,电容5UF,负载200欧大于100欧时的情形:
根据经验,即使L/C保持不变,如果L和C太小是关不断的。可能是上面的分析都忽略了硅的关断时间即使电流小于维持电流,还是需要一段时间才能关闭的。如果L和C太小,LC震荡周期太短,硅关断延迟不可忽略。
关键字:单硅 电路仿真
编辑:探路者 引用地址:工程师技术讲解:基于单硅后级的电路仿真
推荐阅读最新更新时间:2023-10-12 22:35
全差分BiCMOS采样/保持电路仿真设计
0 引言
随着数字技术、微机和模数转换技术的研究与进展,作为模拟和数字信号接口电路的模数转换器(ADC)得到了广泛应用。由于ADc中的重要组成单元——采样/保持(S/H)电路的精度和速度直接决定ADC的性能,所以设计高性能S/H电路是改善ADC性能的重要一环。目前研究S/H电路的文献有不少,例如文献 设计了电荷翻转型S/H电路,但该文未考虑开关导通电阻对电路性能的影响,S/H电路具有较大的失真;文献 设计的S/H电路虽然考虑开关对电路的影响,但未曾考虑全差分运放电路共模输出电压对静态工作点的影响。为了解决传统S/H电路失真大和静态工作点不稳定的问题,采用0.25 μm BiCMOS工艺,设计了一款高速率、高精度的10位全
[模拟电子]
SIMPLIS电流模式反激电路仿真的经典实例献上
SIMPLIS 不光用来 仿真 不带寄生参数的理想电路。仿真带寄生参数的速度也是非常快的。用来观察密勒效应, 仿真 吸收电路,学习环路补偿等都非常实用。
例子是一个简单的反激电路,输入375V DC,输出12V1A,带一些寄生参数。
电路图如下:
对电路进行POP分析和AC分析,得到变换器稳定状态的波形以及闭环响应,整个过程用时不到30秒。
VDS波形
初级电流波形
次级电流波形
次级二极管波形
闭环波特图
U4是个自定义的简单的电流模式IC模型,连VCC都没有。里面包含了一些峰值电流模式控制的基本功能,如占空比限制,最大检测电压,斜率补偿
[电源管理]
基于51单片机的PID控制的DC/DC电路仿真+程序设计
寒假前做的课程综合设计,融合了单片机技术,模拟电子技术,电力电子技术,自动控制技术,设计了一个基于51单片机的PID控制的DC/DC电路,该设计主体电路是BUCK电路,用单片机进行控制开关管的导通关断,从而实现对DC/DC的控制要求。开关管所需的PWM由单片机进行运算后发出,采用PID算法,最终实现了DC/DC的输出功能。 仿真原理图如下 主电路 仿真 BUCK电路 单片机源程序: #include reg51.h #define uchar unsigned char #define uint unsigned int sbit pwm=P2^7; sbit lcdrs=P2^2; sbit
[单片机]
Qorvo® QSPICETM 为电源与模拟设计人员电路仿真带来革命性变革
中国 北京,2023年7月26日—— 全球领先的连接和电源解决方案供应商 Qorvo®(宣布推出新一代电路仿真软件QSPICETM,通过提升仿真速度、功能和可靠性,为电源和模拟设计人员带来更高水平的设计生产力。 除了推动模拟仿真技术的发展,QSPICE 还助理设计人员实现仿真复杂数字电路及算法。它将现代原理图捕捉技术和快速混合模式仿真独特地结合在一起,使其成为解决当今系统设计人员所面对日益复杂的软硬件挑战的理想工具。 “QSPICE 实现了全新一代混合模式电路仿真。”Qorvo 电源管理业务总经理 Jeff Strang 表示,“过去,电源设计师依赖于模拟电路和硅电源开关。如今,数字控制和复合物半导体已成为先进电源设
[模拟电子]
基于Matlab的交流斩波型PFC电路仿真研究
0 引 言
大量电力电子装置和非线性负载的广泛应用,使得电力系统电压及电流波形发生畸变,产生了大量的谐波,导致电源输入功率因数降低,对电网环境造成严重的污染,使用电设备所处环境恶化,也对周围的通信系统和公共电网以外的设备带来危害。为了改善电网环境,必须了解产生谐波污染的原因,并对谐波进行有效的抑制,进行功率因数校正。为了提高供电线路功率因数,保护用电设备,世界上许多国家和相关国际组织制定出相应的技术标准,以限制谐波电流含量。如:IEC555-2,IEC61000-3-2,EN60555-2等标准,规定允许产生的最大谐波电流。我国于1994年也颁布了《电能质量公用电网谐波》标准(GB/T14549-93)。因此,功率因数
[电源管理]
TE电路保护部推出8款单/多通道硅静电放电保护器件
TE Connectivity旗下的一个业务部门TE电路保护部日前发布一个系列8款全新的单/多通道硅静电放电(SESD)保护器件,可提供市场上最低的电容(双向:典型值为0.10pF,单向:典型值为0.20pF)、最高的ESD保护(20kV空气放电和接触放电)和最小尺寸封装(多通道:最小的直通外形尺寸、厚度为0.31mm)。
这些SESD器件的超低电容带来了业界最低的插入功耗,这在超高速应用中对保持信号完整性至关重要。该器件可帮助免受由静电放电、浪涌和电缆放电所引起的损坏。多通道器件也具有一个特殊设计的直通封装,可允许印刷电路板(PCB)布线的匹配阻抗,这对于保持高速信号的完整性是必不可少的。具有超低电容、小体积和高静电放电额
[模拟电子]
基于Virtuoso 平台的单片射频收发系统电路仿真与版图设计
引言 在当前通信市场的带动下,通信技术飞速向前发展,手持无线通信终端成为其中的热门应用之一。因此,单片集成的射频收发系统正受到越来越广泛的关注。典型的射频收发系统包括低噪声放大器(LNA)、混频器(Mixer)、滤波器、可变增益放大器,以及提供本振所需的频率综合器等单元模块,如图1 所示。对于工作在射频环境的电路系统,如2.4G 或5G 的WLAN 应用,系统中要包含射频前端的小信号噪声敏感电路、对基带低频大信号有高线性度要求的模块、发射端大电流的PA 模块、锁相环频率综合器中的数字块,以及非线性特性的VCO等各具特点的电路。众多的电路单元及其丰富的特点必然要求在这种系统的设计过程中有一个功能丰富且强大的设计平台。在综合比较后,
[半导体设计/制造]
基于FPGA的SoC验证平台实现电路仿真侦错
台湾工业技术研究院提出一种能够显著提升客制化 FPGA 原型板验证效率的创新方法,自动化现有的电路仿真(in-circuit emulation)侦错功能,并提供更高的FPGA能见度。这个以FPGA为基础的 SoC 验证平台对工研院而言是前景看好的崭新领域。
案例研究:高效能的多媒体SoC平台
这款SoC设计是高效能的Android兼容多媒体SoC平台。配置了AXI、AHB与APB总线,供通讯使用;由工研院(PACDSPs、EMDMA 与 DDR2控制器)设计的高效能客制化IP组件连结至AXI 总线,加速H.264视讯编译码器(video codec)等多媒体应用软件的执行。包括ARM
[嵌入式]