如何使用部分PLL创建调制波形-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

　　我们可能都见到过需要随时间变化扫描频率的情况。如果您遇到这样的问题，可以考虑雷达等应用，在这类应用中发送的信号不仅可由目标反射回来，而且还能够与接收到的信号进行比较，如下图 1 所示。观察频率 (Df) 差异，我们可确定信号返回所需的时间 (Dt)。知道该时间后，我们就可以算出与目标的距离。如果让线路的斜率更陡，那么系统对噪声的敏感度就会降低，但这样做的代价是缩小了覆盖范围。

　　图 1:频率线性调频波形

　　对于雷达应用而言，重点是要让图 1 中产生的波形具有极高的线性度与恒定斜率，以避免频率计算错误。在允许较高非线性度的应用中，可使用数模转换器 (DAC) 来调节电压控制振荡器 (VCO) 的控制电压，以生成所需的波形。该开环方案的一个难点是波形的斜率会受到部件间变化、温度、VCO 频率漂移以及 VCO 频率提供推频的影响。

　　对于需要更好线性度的应用，可选用锁相环 (PLL)(例如 LMX2492)方案通过在反馈分频器中添加部分调制功能来创建波形。下图 2 是实际测量结果，其着重解决从 9850 至 9400MHz 的 45us 频率线性调频挑战。频率突变会导致过冲与周跳，但通过将器件编程至 9800MHz 并保持 5us,然后继续斜坡变化，可减少该问题。通过使用图 2 所示的这种双斜坡方案，可提高性能。

　　图 2:所测量的 LMX2492 频率线性调频

　　除了使用额外频率斜坡改善波形线性度以外，它们还可用来创建更复杂的波形。例如下图 3 所示，双斜坡方法可用来计算移动目标的多普勒转换。

　　图 3:双斜坡方案

　　这些实例都非常基本，但您可使用更多的线性段创建更复杂的波形，或者引入更多斜坡。

关键字：PLL 创建调制波形编辑：探路者引用地址：如何使用部分PLL创建调制波形

上一篇：究竟该如何打倒谐波测量的“拦路虎”
下一篇：乘法器与调制器

推荐阅读最新更新时间：2023-10-12 22:48

基于DDS+PLL在电台设计中的应用

PLL(锁相环)频率合成通过锁相环完成频率的加、减、乘、除运算。该方法结构简单、便于集成，且输出频率高、频谱纯度高，目前使用比较广泛，但存在高分辨率和快转换速度之间的矛盾，一般只能用于大步进频率合成技术中。 DDS (直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便，且具有很高的频率分辨率和转换速度，缺点是输出频率不能太高。如果把两者结合起来，用DDS的输出作为 PLL 的参考信号，就能满足现代电台对频率合成器的设计要求。本文将介绍DDS和PLL的工作原理，并结合一电台(工作频率2 MHz～500 MHz)的设计，给出DDS做参考的PLL频率合成器的设计方案。　　1 DDS的结构及

[模拟电子]

基于DDS+<font color='red'>PLL</font>在电台设计中的应用

ADI 推出面向微波点对点的新型PLL频率合成器

Analog Devices, Inc.，全球领先的高性能信号处理解决方案供应商和 RF IC 领先者，最近宣布推出一款新型锁相环（PLL）频率合成器 ADF4150HV( http://www.analog.com/zh/adf4150hv ) ，该器件适用于多种应用，包括微波点对点系统、专有移动无线电（PMR）、甚小孔径终端（VSAT）、测试和仪器仪表设备、航空航天系统等。ADF4150HV 4.4 GHz 小数-N 分频或整数-N 分频频率合成器集成一个( http://www.analog.com/zh/adf4150hv )30V 电荷泵，而30V 驱动电平的电荷泵是当今市场上最高电压 IC PLL 电荷泵。由于该

[网络通信]

安森美半导体新PureEdge PLL时钟产生器带来优于竞争产品50%的相位抖动表现

同类最佳的新器件产生抖动少于皮秒的高质量时钟信号输出，改善高性能电信、网络和消费性应用的时钟精确度，提高设计灵活度并降低成本 2007年3月13日－全球领先的高能效电源管理解决方案供应商安森美半导体（ON Semiconductor，美国纳斯达克上市代号：ONNN）今天宣布扩充高性能时钟产生器产品系列，推出采用锁相环(PLL)技术的新系列PureEdge产品，带来优于竞争产品50%的相位抖动表现。安森美半导体先进逻辑标准产品部总经理何焘(Dan Huettl)说:“拓展定时应用产品的业务是我们标准产品部的主要目标。我们已有领先业界的EClinPS专业设计经验和高速低抖动差动信号技术，现在我们进一步发挥专长，推出

[新品]

ADI推出的 ADF4158 PLL 合成器

ADI推出的 ADF4158 PLL 合成器 ADI最新推出的 ADF4158 PLL 合成器，可灵活、高性价比地实现 FMCW (频率调制连续波)雷达系统。FMCW 雷达系统广泛应用于汽车、航空、军事、工业和通信领域，可测量外部目标的相对距离和速度。与传统的脉冲雷达方法相比，FMCW 雷达系统能以低得多的功耗水平提供检测和测距功能，因而具有显著的成本优势。　　FMCW 雷达系统要求非常高的射频性能，而目前高度依赖 VCO(压控振荡器)线性度的方法非常复杂，缺少灵活性，而且成本高，因此存在很多设计挑战。作为业界领先的 PLL 合成器系列的最新成员，ADF4158是一个特性丰富的6.1GHz 可编程器件，只需经过简单

[模拟电子]

ADI发布三款全新的锁相环(PLL)器件

PLL涵盖频率范围为55 MHz至14 GHz，具有突破性的噪声性能，可用于宏蜂窝基站、点对点系统、雷达和测试与测量应用。美国佛罗里达州坦帕 - Analog Devices, Inc. (NASDAQ:ADI)近日发布三款全新的锁相环(PLL)器件ADF5355/ADF4355-2/ADF4155，其中一款具有业界最宽的频率覆盖范围和最低的压控振荡器(VCO)相位噪声，且在单个器件中实现这些性能。ADF5355 PLL具有同类最宽的55 MHz至14 GHz频谱范围；而ADF4355-2 PLL的频谱范围为55 MHz至4.4 GHz。这些器件可供需要单片高性能宽带频率合成器的RF和微波通信系统设计人员使用。这两款PL

[模拟电子]

ADI发布三款全新的锁相环(<font color='red'>PLL</font>)器件

PLL频率合成器可带高电压电荷泵

锁相环（PLL）频率合成器中的电荷泵电压用于控制VCO的振荡频率。大多数PLL的电荷泵电压一般为5V或6V，因而电荷泵电压可控的VCO频率调谐范围和调谐精度都是有限的。ADI公司推出带高电压电荷泵的PLL频率合成器ADF4113HV。该频率合成器专门为那些需要宽频率调谐范围和高调谐电压（15 V）的压控振荡器（VCO）的应用而设计的。ADI公司高级应用工程师陈红说，该频率合成器采用0.6mm BiCMOS工艺制造，并在该工艺中增加了一些额外的步骤而实现16.5V的电荷泵电压。 ADF4113HV工作在200 MHz ~ 4 GHz频率范围内，供电电压范围为2.7 V ~ 5.5 V.该器件（见图）包括低噪声鉴相

[电源管理]

<font color='red'>PLL</font>频率合成器可带高电压电荷泵

GPS接收机载波跟踪环路解决方案

0 引言随着GPS 卫星应用产业化进程的逐步发展，对导航接收机关键技术的攻关必将缩短卫星导航终端产品的研发周期，推进卫星导航应用产业化的进程。在GPS 接收机中利用何种技术来快速跟踪卫星多普勒频偏的变化是面临的主要挑战。载波跟踪环路设计是GPS 接收机中非常重要的环节，其性能的好坏直接影响到接收机的灵敏度。本文通过GPS 接收机中载波跟踪环路的设计与研究，讨论载波跟踪环路的实现方法和需要注意的细节,最后经过Matlab 仿真比较了几种鉴频和鉴相算法的性能，证明本文采用的算法正确合理，且适应高动态环境下对GPS 信号的跟踪。 1 载波跟踪环路基本模型 GPS 接收机完成对信号的捕获、码跟踪后进入载波跟踪环路，图

[网络通信]

PLL频率合成器的噪声底值测量

相位噪声是无线应用频率合成器的一个关键性能参数。调相蜂窝系统（如PHS，GSM和IS-54）的RF设计为员需要低噪声的本地振荡器（LO）或频率合成器单元。在调相系统中，合成器的综合相位噪声会影响收发器的RMS相位误差。频率开关时间和基准寄生抑制对调制解调器数字标准来说也是关键参数。在锁定条件下，较窄的环路滤波器带宽将降低综合相位噪声，但增加PLL（锁相环）锁定时间。本文描述对合成器所产生的锁相环噪声进行量化的标准测量技术。相位噪声频谱单边带相位噪声是任何频率控制系统的关键性能参数。边带噪声可变换成相关的频带，并降低系统灵敏度。PLL噪声特性的典型图示于图1。当用频谱分析仪时，频谱的两边无疑是相同的。对于大多数系统来

[测试测量]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■免费申请 | 上百份MPS MIE模块，免费试用还有礼！

■PI 电源小课堂|无 DC-DC 变换实现多路高精度输出反激电源

■有奖直播报名:大联大世平集团&恩智浦 | AI 无所不在，单板电脑也可以

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

Vishay线上图书馆

白皮书技术文章视频热门推荐