下一代复杂系统的天作之合：Altera EM1130电源解决方案-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

好马配好鞍：第10代&EM1130

系统设计时，创新的基石是什么？很多工程师会说：处理器。确实，即使有再多好的想法，编写最智能的算法，没有好的处理器去承载，也无从做起。而随着系统核心器件，如FPGA、MCU等性能不断增加，其所消耗的功耗越来越大，例如高性能FPFA内核电流动辄几十安培，电压却很低。因此电源管理的重要性被提到了前所未有的高度，其好坏直接关系到复杂、精密的系统能否使用。

从去年开始，Altera一直励志为自己打造第4个十年的好开端，相继发布了3款“第10代”FPGA及SoC产品系列：Arria 10、Stratix 10以及MAX 10。所谓“好马配好鞍”，性能优异的“第10代”器件也需要搭配更好的电源解决方案，以让其能够更好地在系统中运行。在2013年Altera就收购了电源技术创新者Enpirion公司，回头看这个事件，就知道原来这都是在为Altera高性能FPGA及其在高端领域的应用布局。

近日，Altera推出了EM1130，它是负载电流为30 A高度集成的电源模组，也是Enpirion电源解决方案产品的第一款数字PowerSoC DC-DC降压转换器。其适用于Altera的第10代FPGA和SoC——特别是Arria 10和Stratix 10 FPGA内核以及收发器电源轨，是Altera致力于为可编程逻辑市场带来前所未有的最优电源解决方案的重要里程碑。Altera公司全球业务总监Patrick Wadden先生从风雪交加的美国波士顿来到马上要春暖花开的北京，与Altera中国区Enpirion产品高级业务经理张伟超先生一起向记者介绍了EM1130的特别之处。

图1 Altera公司全球业务总监Patrick Wadden先生（左）

与Altera中国区Enpirion产品高级业务经理张伟超先生（右）

满足复杂系统需求：效率、精度、波纹

Wadden先生表示：“FPGA和SoC不断发展，在可编程架构中增加了混合信号功能，实现了以前无法企及的系统级性能。设计人员的挑战包括，能否满足严格的FPGA电源轨需求，满足系统功耗和散热预算的限制，构建鲁棒而又可靠的系统，符合预算要求按时完成项目，满足电路板和系统对功能和性能的要求。EM1139在效率、精度、波纹、尺寸、散热性等方便都满足了系统的需求，甚至超越了需求。”

EM1139的效率高达89%，其转换效率是同类产品中最高的，其效率比其他方案高3%~6%，系统功耗降低了1 W以上。Wadden先生解释到：“效率提高1%相当于节省270 mW的功耗，而如果节省1 W的功耗，一年的运营成本最多将节省30美元。对于大的数据中心而言，一年就可以节省百万美元。”

Altera高性能FPGA与竞争对手相比的一个最大优势是高速接口，而高速接口除了对电流有要求，对波纹要求也很高。下一代工艺节点（如20 nm、16 nm）使得内核电压下降到1 V，精度对内存、处理器是很重要的指标。EM1130输出波纹小于8 mVP-P，满足±30 mV FPGA容限，EM1130的输出精度小于0.5%，极低的输出波纹与输出精度相结合，保证了无缝工作，也正好满足了Arria 10、Stratix 10等高性能FPGA高速接口的需求。此外，EM1130支持快速瞬变响应，去掉了大体积而且昂贵的体电容，偏差在±35 mV，且不会影响FPGA速度。

张伟超先生补充到：“ EM1130有一个均流总线（CSB），其速度高达500 Mb/s，而竞争对手的产品一般只有250 Mb/s，这满足了快速动态响应的需求。”

图2 EM1130的波纹和快速瞬变响应仿真图

下一代系统的天作之合

由于是针对Altera高性能FPGA/SoC器件而设计的，因此在已有的低功耗特性基础上，如果再使用EM1130就会有更加出色的表现。Wadden先生举例到：“Arria 10内部有一个叫做SmartVoltage ID(SmartVID，即最佳工作电压)的标签，当EM1130与Arria 10接通时，会自动读取SmartVID的值，实现最佳核电压供电，精度达0.5%，从而实现更好的低功耗特性。同样的Arria 10，在使用EM1130后，功耗降低40%。而传统的方法是手动设置最佳工作电压。由于工艺、封装、尺寸的不同，不同的Altera FPGA有不同的最佳工作电压，EM1130都能精确自动读取。”

Altera支持智能系统以峰值性能工作。下图是一个典型的智能系统架构图，EM1130能读取输出电压/电流、温度和故障状态，设置输出电压、故障报警和错误水平，提高了系统可靠性，缩短了停机时间。而竞争产品需要加外部组件才能做到。EM1130的远程监测和PMBus兼容接口进一步优化了系统，可实现高精度远程监测，相对于DCR监测提高了4倍。Wadden先生说到：“Altera解决方案简化了系统管理，而精度越高，设计人员的信心也倍增，这也很重要。”

图3 智能系统架构图

灵活的小帮手

EM1130采用Dr MOS技术（驱动+MOSFET），内部有4层，每层都敷了一层铜，以实现很好的散热性。EM1130实现了密度最高的集成引脚布局，面积不到其他解决方案的一半，总面积只有360 mm2 。它是一个完整的解决方案，在系统中使用时，唯一需要的就是一个输入和输出电容，能帮助用户减少40%的板上面积。

EM1130可以在提供可靠性的同时简化设计。其提供了最先进而且使用非常方便的数字可编程和控制功能。其自动数字环路补偿功能弥补了由于模拟器件性能不断下降而带来的影响，不论工作条件怎样变化，都能够提供鲁棒的解决方案。此外，图形用户界面(GUI)简化了测试和配置，支持更快更简单的开发过程。用户几分钟就可以完成EM1130的测试和配置，或者从8个预设的个性化设置中选择一个。

Wadden先生表示EM1130的设计灵活性是难以置信的：“扩展解决方案支持EM1130并行运行，最多可连接6个EM1130，这样最大内核逻辑电流就达到180 A（30 A×6）,实现一种解决方案满足多种需求和平台。”

下一代复杂系统用传统模拟器件提供电源将越来越难，极端情况下可能导致系统不能开启，EM1130完全有能力替代之前的器件。Wadden先生透露：“让FPGA系统更好，让FPGA设计过程更简单，让参考设计更易于使用，这三点是Altera推出EM1130的初衷。我们对于计算、存储和通信市场这类高端应用有很高的期望，希望EM1130在这些领域能够被客户大规模采用。即使这些客户的主控制器是MCU或者其他ASIC，也能够享受EM1130带来的高效和低功耗等卓越性能。”

关键字：EM1130 数字DC-DC转换器 FPGA Altera 编辑：chenyy 引用地址：下一代复杂系统的天作之合：Altera EM1130电源解决方案

上一篇：Altera发布第10代FPGA的30 A集成数字DC-DC转换器EM1130
下一篇：TI推出业内首款支持Fly-Buck™ 功能的65V同步降压转换器

推荐阅读最新更新时间：2023-10-12 22:53

基于FPGA的电涡流缓速器控制系统

　　摘　要：本文提出了一种基于FPAG芯片的控制系统设计方案。系统中利用FPGA状态机高效地控制ADC进行信号采集。在FPGA中搭建的模糊控制器通过对励磁电流的连续调节，实现了恒速、恒转矩和恒流等控制策略。　　引言　　电涡流缓速器的工作原理基于电磁感应理论。作为一种辅助制动装置，其减少了主制动装置的机械摩擦，既提高了寿命，又提高了车辆行驶的安全性、经济性和舒适性，越来越受到汽车制造厂家的青睐。但是，由于汽车领域对实时性要求较高，且模糊控制算法涉及到频繁的多字节数据的乘除运算，而FPGA在实现算法方面具有巨大的优势，因此本文将基于FPGA进行设计。另外，本文结合基于FPGA的32位精简指令软核Nios编

[工业控制]

基于FPGA低延迟不只用于Quant

William Murray, 电子工程师 LinkedIn 社区对FPGA 圈子中有项小话题，低延迟网络——这项基于FPGA 的创新正横扫商业部门，并相当受制于这个行业。例如，可参考在网络计算网站上的新文章： Arista 使用 FPGA 交换机再次打败了 Cisco 。然而事实上很多其他技术公司利用低延迟、高吞吐量的网络和联网设备在事业上占得先机。有些公司将重要的如AFDX 和ARINC 664 网络用于驱动航空电子系统如 Airbus A380 和 Boeing 787 Dreamliner ，等等。（可在赛灵思和 Actel 网站上查找有关AFDX 和同类网络的更多信息。）当使用FPGA 和A

[嵌入式]

基于<font color='red'>FPGA</font>低延迟不只用于Quant

基于FPGA的SPI总线在软件接收机上的应用

在软件接收机的研究中，为了实现在GPS或者北斗模式下基带对射频前端数据的采集，在Altera公司的CycloneⅢ系列 FPGA 器件上采用VERILOG语言编写了SPI总线协议，完成了对射频前端芯片GPS/北斗两种工作模式的切换，使基带可以随时获得两种模式下的数据。通过验证，采集来的数据与期望的结果一致。同时为工程设计提供了一种原型，也为进一步的工程开发奠定了基础。　　因此，我们采用ALTERA公司的FPGA器件设计 SPI总线的通信接口，该总线接口具有高速、配置灵活等优点，大大地缩短了系统的开发周期。　　1 SPI总线原理　　1.1 SPI总线协议简介　　SPI总线是一种全双工同步串

[嵌入式]

基于<font color='red'>FPGA</font>的SPI总线在软件接收机上的应用

Speedster7t FPGA芯片中GDDR6硬核控制器详解

概述为了适应未来硬件加速、网络加速对片外存储器的带宽需求，目前市面上的高端FPGA主要采用了两种解决方法。第一种最常见的就是HBM2高带宽存储器，2016年1月，HBM的第二代技术HBM2正式成为工业标准。集成了HBM2存储器的高端FPGA可以提供高达460GB/s的带宽，但是因为HBM2技术工艺要求高，目前芯片的良率和产量都会受到很大的影响，所以集成HBM2的高端FPGA成本一直居高不下。第二种是GDDR6存储器，2018年，GDDR6发布，数据速率达到了16Gbps。Achronix看中了GDDR6在数据存储中的带宽优势，在新一代7nm工艺的Speedster7t FPGA集成了GDDR6硬核控制器，最高可支持高达5

[嵌入式]

Speedster7t <font color='red'>FPGA</font>芯片中GDDR6硬核控制器详解

欧盟无条件批准英特尔167亿美元收购Altera交易

北京时间10月14日晚间消息，欧盟今日宣布，已无条件批准英特尔收购Altera交易。英特尔今年6月1日宣布，将以约167亿美元的现金收购可编程逻辑芯片巨头Altera。这是英特尔迄今为止进行的最大规模的并购交易，旨在强化公司的数据中心芯片业务，开发用于汽车、智能手表和其他物联网设备芯片。欧盟表示，这笔交易不存在任何竞争问题，因此无条件批准。欧洲反垄断专员玛格丽特维斯塔格(MargretheVestager)今日在一份声明中称：我们的这个决定表明，如果不存在竞争问题，我们会迅速批准这样的并购交易。 Altera开发的可编程逻辑芯片被广泛用于电信设备、军用设备，以及其他行业应用中，这

[模拟电子]

基于FPGA的语音端点检测

语音端点检测就是从背景噪声中找到语音的起点和终点，其目标是要在一段输入信号中将语音信号同其他信号(如背景噪声)分离并且准确地判断出语音的端点。研究表明，即使在安静的环境中，一半以上的语音识别系统识别错误来自端点检测。因此，端点检测的重要性不容忽视，尤其在噪声环境下语音的端点检测，它的准确性很大程度上直接影响着后续的工作能否有效进行。当前语音识别系统大多以ARM、DSP为设计核心，其设计费用高、缺乏灵活性、开发周期长，而且很难满足高速的系统要求。在对语音端点检测算法的研究中，提出了诸如基于能量、过零率、LPC预测残差等多种算法，但这些方法大部分都是基于计算机软件的，不适合进行硬件开发。 FPGA具有功耗低、体积小

[测试测量]

提高FPGA处理总线性能的RapidIO节点设计

　　 1 引言　　在传统的嵌入式多处理器系统中，处理器之间的互连是通过分时共享总线来实现的，所有通信争用总线带宽，由此就造成处理器越多，每个处理器可用带宽就越少，从而带来严重的系统信息传输能力瓶颈。并且总线具有大量的引脚数目，带来了一定的电气特性和机械特性等问题，使得信号频率以及信号可传输距离都受到很大程度的制约。　　RapidIO总线技术是一种基于高性能包交换的互连技术，具有极低的延迟（纳秒级）和高带宽。RapidIO总线技术的提出消除了带宽这个瓶颈问题，成功解决了处理器集成芯片之间和线路板之间互连问题。目前RapidIO已经成为唯一的一个系统内串行互连协议标准，世界各大半导体公司都陆续推出了基于RapidIO技

[嵌入式]

使用Verilog实现基于FPGA的SDRAM控制器

摘要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。关键词：SDRAM；控制器；Verilog；状态机引言 ---在基于FPGA的图象采集显示系统中，常常需要用到大容量、高速度的存储器。而在各种随机存储器件中，SDRAM的价格低、体积小、速度快、容量大，是比较理想的器件。但SDRAM的控制逻辑比较复杂，对时序要求也十分严格，使用很不方便，这就要求有一个专门的控制器，使系统用户能很方便地操作SDRAM。为此，本文提出了一种基于FPGA的SDRAM控制器的设计方法，并用Verilog给于实现，仿真结果表明通过该方法设计实现的控制

[应用]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！

Vishay线上图书馆

白皮书技术文章视频热门推荐