Altera发布第10代FPGA的30 A集成数字DC-DC转换器EM1130-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

具有自适应数字控制功能的Altera新PowerSoC针对Power FPGA内核进行了优化

2015年3月12号，北京——Altera公司(NASDAQ: ALTR)在其越来越多的FPGA Enpirion电源解决方案中增加了30-amp PowerSoC DC-DC降压转换器。30-amp EM1130是集成数字DC-DC降压转换器系列的第一款产品，为Altera的第10代FPGA提供电源管理功能，特别是Arria® 10和Stratix® 10 FPGA内核以及收发器电源轨。自Altera于2013年成功收购Enpirion公司电源IC之后，EM1130数字电源管理器件是Altera努力为可编程逻辑市场提供最优电源解决方案的一个里程碑。

请通过www.altera.com/enpirion，详细了解EM1130和Altera的全系列电源解决方案，或者于3月15至19号北卡罗来纳州夏洛特举行的应用电源电子大会(APEC)上访问Altera展位，观看演示。

Altera业务部资深副总裁兼总经理Jeff Waters说：“通过这一创新，我们将为高端系列产品提供集成电源管理。我们非常高兴看到过去18月中收购了Enpirion后的不断发展，电源和业界领先的FPGA平台紧密结合，希望客户能够继续从中受益。”

Altera DC/DC转换器简介

Altera的DC/DC转换器实现了高密度、高性能、使用方便的电源解决方案。为帮助节省电路板空间，同时满足严格的功率预算，Altera DC/DC转换器提供了简洁的负载点解决方案。Altera DC/DC转换器提供增强小型封装，具有较高的开关频率，其集成电感减小了解决方案的大小。低接通电阻集成MOSFET、严格的输出电压调节精度，以及先进的特性，这些使得Altera DC/DC转换器能够为业界最先进的FPGA供电。

EM1130 DC-DC转换器简介

EM1130的引脚布局密度是业界最高的，提供严格的高输出稳压和快速瞬时响应功能。这些特性支持基于FPGA的系统满足最严格的性能、功耗预算和解决方案大小要求。PMBus为Altera SmartVID™技术提供接口，支持转换器为Arria 10和Stratix 10 FPGA提供较低的电压(VCC)，显著降低了功耗，同时保持了某一器件速率等级的性能不变。此外，PMBus接口支持EM1130与系统进行通信，能够远程测量电流、电压和温度等关键参数。

EM1130显著的优点包括：

比同类型其他模组小50%，效率提高2-4%，帮助客户提高了系统性能。

远程测量精度提高了30至50% (电流和电压测量)，使得客户扩展了系统的性能范围。

自适应控制技术，减少了外部补偿元器件，自动进行调整，不论工作条件怎样变化，都能够提供鲁棒的解决方案。

使用方便的图形用户界面(GUI)，简化了编程，因此，设计工程师能够快速实现最优解决方案。

Altera电源业务部总经理Mark Davidson说：“在性能关键的应用中，系统规划和设计人员需要尽早规划电源的使用，以便实现最佳系统性能，同时降低能耗和热负载。做到这些后，不但Altera的客户极大的降低了拥有成本，而且我们客户的最终客户也是如此。作为更智能系统的一个构建模块，EM1130体系结构支持FPGA、系统电源以及客户应用的其他部分进行通信，实现了最灵活的配置，以很低的风险将产品尽快推向市场。”

关键字：EM1130 数字DC-DC转换器 FPGA Altera 编辑：chenyy 引用地址：Altera发布第10代FPGA的30 A集成数字DC-DC转换器EM1130

上一篇：凌力尔特推出具双输入电源通路控制的DC/DC 转换器
下一篇：下一代复杂系统的天作之合：Altera EM1130电源解决方案

推荐阅读最新更新时间：2023-10-12 22:53

基于FPGA的电涡流缓速器控制系统

　　摘　要：本文提出了一种基于FPAG芯片的控制系统设计方案。系统中利用FPGA状态机高效地控制ADC进行信号采集。在FPGA中搭建的模糊控制器通过对励磁电流的连续调节，实现了恒速、恒转矩和恒流等控制策略。　　引言　　电涡流缓速器的工作原理基于电磁感应理论。作为一种辅助制动装置，其减少了主制动装置的机械摩擦，既提高了寿命，又提高了车辆行驶的安全性、经济性和舒适性，越来越受到汽车制造厂家的青睐。但是，由于汽车领域对实时性要求较高，且模糊控制算法涉及到频繁的多字节数据的乘除运算，而FPGA在实现算法方面具有巨大的优势，因此本文将基于FPGA进行设计。另外，本文结合基于FPGA的32位精简指令软核Nios编

[工业控制]

基于FPGA低延迟不只用于Quant

William Murray, 电子工程师 LinkedIn 社区对FPGA 圈子中有项小话题，低延迟网络——这项基于FPGA 的创新正横扫商业部门，并相当受制于这个行业。例如，可参考在网络计算网站上的新文章： Arista 使用 FPGA 交换机再次打败了 Cisco 。然而事实上很多其他技术公司利用低延迟、高吞吐量的网络和联网设备在事业上占得先机。有些公司将重要的如AFDX 和ARINC 664 网络用于驱动航空电子系统如 Airbus A380 和 Boeing 787 Dreamliner ，等等。（可在赛灵思和 Actel 网站上查找有关AFDX 和同类网络的更多信息。）当使用FPGA 和A

[嵌入式]

基于<font color='red'>FPGA</font>低延迟不只用于Quant

基于FPGA的SPI总线在软件接收机上的应用

在软件接收机的研究中，为了实现在GPS或者北斗模式下基带对射频前端数据的采集，在Altera公司的CycloneⅢ系列 FPGA 器件上采用VERILOG语言编写了SPI总线协议，完成了对射频前端芯片GPS/北斗两种工作模式的切换，使基带可以随时获得两种模式下的数据。通过验证，采集来的数据与期望的结果一致。同时为工程设计提供了一种原型，也为进一步的工程开发奠定了基础。　　因此，我们采用ALTERA公司的FPGA器件设计 SPI总线的通信接口，该总线接口具有高速、配置灵活等优点，大大地缩短了系统的开发周期。　　1 SPI总线原理　　1.1 SPI总线协议简介　　SPI总线是一种全双工同步串

[嵌入式]

基于<font color='red'>FPGA</font>的SPI总线在软件接收机上的应用

Speedster7t FPGA芯片中GDDR6硬核控制器详解

概述为了适应未来硬件加速、网络加速对片外存储器的带宽需求，目前市面上的高端FPGA主要采用了两种解决方法。第一种最常见的就是HBM2高带宽存储器，2016年1月，HBM的第二代技术HBM2正式成为工业标准。集成了HBM2存储器的高端FPGA可以提供高达460GB/s的带宽，但是因为HBM2技术工艺要求高，目前芯片的良率和产量都会受到很大的影响，所以集成HBM2的高端FPGA成本一直居高不下。第二种是GDDR6存储器，2018年，GDDR6发布，数据速率达到了16Gbps。Achronix看中了GDDR6在数据存储中的带宽优势，在新一代7nm工艺的Speedster7t FPGA集成了GDDR6硬核控制器，最高可支持高达5

[嵌入式]

Speedster7t <font color='red'>FPGA</font>芯片中GDDR6硬核控制器详解

欧盟无条件批准英特尔167亿美元收购Altera交易

北京时间10月14日晚间消息，欧盟今日宣布，已无条件批准英特尔收购Altera交易。英特尔今年6月1日宣布，将以约167亿美元的现金收购可编程逻辑芯片巨头Altera。这是英特尔迄今为止进行的最大规模的并购交易，旨在强化公司的数据中心芯片业务，开发用于汽车、智能手表和其他物联网设备芯片。欧盟表示，这笔交易不存在任何竞争问题，因此无条件批准。欧洲反垄断专员玛格丽特维斯塔格(MargretheVestager)今日在一份声明中称：我们的这个决定表明，如果不存在竞争问题，我们会迅速批准这样的并购交易。 Altera开发的可编程逻辑芯片被广泛用于电信设备、军用设备，以及其他行业应用中，这

[模拟电子]

基于FPGA的语音端点检测

语音端点检测就是从背景噪声中找到语音的起点和终点，其目标是要在一段输入信号中将语音信号同其他信号(如背景噪声)分离并且准确地判断出语音的端点。研究表明，即使在安静的环境中，一半以上的语音识别系统识别错误来自端点检测。因此，端点检测的重要性不容忽视，尤其在噪声环境下语音的端点检测，它的准确性很大程度上直接影响着后续的工作能否有效进行。当前语音识别系统大多以ARM、DSP为设计核心，其设计费用高、缺乏灵活性、开发周期长，而且很难满足高速的系统要求。在对语音端点检测算法的研究中，提出了诸如基于能量、过零率、LPC预测残差等多种算法，但这些方法大部分都是基于计算机软件的，不适合进行硬件开发。 FPGA具有功耗低、体积小

[测试测量]

提高FPGA处理总线性能的RapidIO节点设计

　　 1 引言　　在传统的嵌入式多处理器系统中，处理器之间的互连是通过分时共享总线来实现的，所有通信争用总线带宽，由此就造成处理器越多，每个处理器可用带宽就越少，从而带来严重的系统信息传输能力瓶颈。并且总线具有大量的引脚数目，带来了一定的电气特性和机械特性等问题，使得信号频率以及信号可传输距离都受到很大程度的制约。　　RapidIO总线技术是一种基于高性能包交换的互连技术，具有极低的延迟（纳秒级）和高带宽。RapidIO总线技术的提出消除了带宽这个瓶颈问题，成功解决了处理器集成芯片之间和线路板之间互连问题。目前RapidIO已经成为唯一的一个系统内串行互连协议标准，世界各大半导体公司都陆续推出了基于RapidIO技

[嵌入式]

使用Verilog实现基于FPGA的SDRAM控制器

摘要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。关键词：SDRAM；控制器；Verilog；状态机引言 ---在基于FPGA的图象采集显示系统中，常常需要用到大容量、高速度的存储器。而在各种随机存储器件中，SDRAM的价格低、体积小、速度快、容量大，是比较理想的器件。但SDRAM的控制逻辑比较复杂，对时序要求也十分严格，使用很不方便，这就要求有一个专门的控制器，使系统用户能很方便地操作SDRAM。为此，本文提出了一种基于FPGA的SDRAM控制器的设计方法，并用Verilog给于实现，仿真结果表明通过该方法设计实现的控制

[应用]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！

Vishay线上图书馆

白皮书技术文章视频热门推荐