电源小贴士：使用USB Type-C端口进行电力共享-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

USB Type-C™ 功率输出（Power Delivery，PD）标准允许在任何地方通过一个USB Type-C端口输送7.5W (5V, 1.5A)至100W (10V, 5A) 的功率。但在任一特定系统内，可用的输入功率总是受限的。那么在多端口系统中，应该如何在不同端口之间进行功率分配呢？

一种显而易见的电力共享方法是限制每个端口的功率，从而确保输出的总功率不超过输入功率。但在这种情况下，由于功率被平均分配到各个端口中，插入系统的任何器件都无法充分利用可用的输入功率。

另一种方法是为其中一个端口提供高功率输出，但对其余端口的供电实行严格限制。采用这种方法，可以让用户对功率较大的电子设备进行快速充电。但是，大多数用户不会去阅读相关的产品标签和说明书。他们也许会疑惑：为什么电子设备在某些端口的充电速度要比在其他端口要慢？这样一来会造成糟糕的用户体验，导致退货，进而影响用户的忠诚度。

更好的解决方案是在系统内的各端口间智能分配可用输入功率。TPS25740A PD源控制器配备有两个引脚，可轻松在双Type-C端口系统中实现端口电力管理。

其中一个引脚UFP为开漏信号，它可实时显示输出端口的状态。UFP信号通常为高电平，但在输出Type-C端口接入有效负载后则会被拉低而输出低电平。另一个引脚PCTL为输入信号；当其被拉低时，会将TPS25740A广播的最大功率值切换为原广播值的一半。切换PCTL引脚的同时也会迫使与之相连的负载重新分配电力，从而确定该端口的输出电压及最高可用功率。

图1所示的是一个36W双Type-C端口系统使用端口电力共享的例子。起初，当两个Type-C输出端口未接入任何设备时，则均向外广播满额功率值36W。其中一个端口接入设备后，则该端口可支持以36W满额功率对设备进行充电。由于接入了有效负载，该端口的UFP引脚信号输出低电平，并同时将TPS25740A另一端口上的PCTL引脚拉低。因此，另一端口的广播功率值降低到了18W。

图1：该36W系统配置了端口电力管理，可在两个端口间智能分配功率

如果此时在另一个端口也接入设备，该端口的UFP引脚信号也将被拉低，从而迫使前一个端口重新分配电力至18W。这就使得当两个端口同时给设备供电时，每个端口的功率都不会超过18W，总功率不超过36W。

同样的技术也可应用在多端口系统中（大于双口）。但此时的情况变得更加复杂，因此往往需要增加一个微处理器。使用微处理器还可帮助系统根据温度等其它因素进行电力分配。

关键字：USB Type-C 电力共享编辑：杜红卫引用地址：电源小贴士：使用USB Type-C端口进行电力共享

上一篇：德州仪器推业界最高功率密度12-V, 10-A,10-MHz DC/DC转换器
下一篇：两款业界之最转换器同时推出，TI是如何超越创新的

推荐阅读最新更新时间：2023-10-12 22:56

USB 2.0与 USB 3.0功能特性对比分析

简介　　USB由于具备简单、成熟、即插即用特征。然而，USB 2.0 480 Mbps的速度无法支持新一代存储和视频。因此，移植到一个更快标准的时机已经成熟，这就导致了 USB 3.0 新协议的开发。对于开发商而言，挑战是如何充分利用USB 3.0的潜能。本文将探讨使用USB 3.0硬件软件设计问题，本文主要介绍的是手持产品。首先，我们将比较USB 2.0和USB 3.0的性能，以及过渡到USB 3.0模块影响到的器件。　　在一个普通的场景中，在device端，处理器直接连接到USB、存储器和外设。记住这种结构，由High-Speed过渡到SuperSpeed，处理器的影响可以概括如下：　　

[模拟电子]

<font color='red'>USB</font> 2.0与 <font color='red'>USB</font> 3.0功能特性对比分析

基于FPGA的USB2.0虚拟逻辑分析仪

　　引言　　传统的逻辑分析仪体积庞大、价格昂贵、通道数目有限，并且在数据采集、传输、存储、显示等方面存在诸多限制，在很大程度上影响了其在实际中的应用。选用高性能的FPGA芯片进行数据处理，充分利用PC的强大处理功能，配合LabView图形化语言开发的虚拟逻辑分析仪，其数据处理和传输速率大大提高，适用性极大增强，其显示、操作界面和低廉的成本较之传统的逻辑分析仪具有极大的优势和发展前景。　　工作原理　　本设计选用Altera公司的Cyclone系列FPGA器件EP1C3进行数据采集和处理，外接SRAM，用于数据的存储。系统通过高性能的PIC单片机PIC18F6620完成与PC的通信，接收PC发出的触发、配置信息并控制系统将

[测试测量]

探讨通过USB获得高效双轨电源的方法

设计5V以外电源的小功率USB电路时，您必须确定是使用独立电池，还是使用来自主机的小型电源。如果电路需要大于5V的双轨电源（如采用了基于运放的仪表放大器），或必须用于便携计算机如笔记本电脑上，则问题就更复杂了。　　USB2.0标准规定了对连接设备的功率要求，即耗电最大100mA，视为小功率；耗电最大500mA，则视为大功率。本文所述电路原用于一个热致发光（TL）仪器设计，设计中的微控制器、USB接口控制器，以及10个运放均作为小功率器件，从一个USB端口获得全部电源。　　设备的运行需要有高性能、低噪声拾取，使系统射频辐射尽可能低。在搭建电路以前，做过仿真与验证，然后用于TL系统。本设计的吸引力在于，由于它采用的是常见元

[模拟电子]

探讨通过<font color='red'>USB</font>获得高效双轨电源的方法

USB转I2S桥接芯片为数字音频设计提供简单的交钥匙解决方案

中国・北京－2017年4月20日－Silicon Labs（亦称“芯科科技”，NASDAQ：SLAB）日前推出了具有固定功能的音频桥接器件，为在USB和I2S串行总线接口之间传输数字音频数据提供了一种简单、完整的解决方案。新型的CP2615数字音频桥接器简化了USB转I2S的连接，这为基于Android、Windows、Linux和Mac操作系统的各种功耗敏感、空间受限的USB音频应用有效地缩短了产品上市时间，这些应用包括耳机、耳麦、扬声器、MP3配件、导航系统和销售终端（POS）等。虽然USB连接对于消费者来说看似简单，但是USB音频设计非常具有挑战性，开发人员需要一种快速、容易的方法来为他们的音频配件添加USB连接。Si

[其他]

<font color='red'>USB</font>转I2S桥接芯片为数字音频设计提供简单的交钥匙解决方案

Maxim 推出提高令牌应用安全等级的USB微控制器

Maxim推出高度集成的低功耗、16位微控制器MAXQ1010，有效提高USB令牌和USB读卡器应用的安全等级。MAXQ1010采用Maxim专为高安全等级金融终端微控制器设计的安全技术，具有真正的随机数发生器(RNG)和高速AES、3DES加密引擎，支持USB令牌中的安全通信。该款微控制器能够提供多数USB令牌应用所不具备的安全等级：微控制器监测物理篡改事件，在受到攻击后可擦除密钥和敏感数据。MAXQ1010包含128KB内置闪存、集成USB收发器和物理接口、实时时钟、智能卡UART以及多种I/O选项，能够为USB令牌和USB智能卡应用提供安全性极高的单芯片方案。 MAXQ1010还十分关注便携式安全

[手机便携]

Maxim 推出提高令牌应用安全等级的<font color='red'>USB</font>微控制器

利用车内电池的USB电源插座

如今有不少便携式电器普遍使用USB口作为其电源插头，例如便携式阅读灯就是用USB口来对其内部电池进行充电，但这种耗电较大的小电器利用电脑上的USB口就不合适了。对此．这里提供一种USB电源插口，它可利用汽车内部的12V电池来对使用5VUSB口为电源的便携式设备供电或充电。附图为通用USB电源插座电路，可安全地将车内12V电池电压变换成稳定的5V直流电压。此电路可对任何用USB电源供电的设备进行供电或充电。车内12V电源取自仪表板上的点烟插座。点烟插座送入的直流电压连接至三端可调稳压芯片LM317L(IC1)，C1消除输入电源中的杂波．R1／R2调节稳压器输出至稳定的5v．此5V送至A型USB母插座上．红色LE

[嵌入式]

USB充电器套件制作原理解说

USB充电器套件，又名MP3MP4充电器，输入AC160-240V，50/60Hz，额定输出：DC 5V 　　250mA（标签贴纸为500mA，如果要长期输出更大电流，请更换Q1为13003）。MP3和MP4在全国范围大量流行，不过作为日常用品的充电器由于直接和220V高压相连，具有故障率较高，容易损坏的特点，特别是买到那些不成熟的产品后，真是苦不看言。最后，受学校老师委托，我们联系到了一款成熟量产的充电器套件，现在一同给广大电子爱好者分享。　　下面是对着实物绘制的电路原理图：（电路板上有多种元件安装方法，安装请与原理图、实物图为准，PCB板上有些元件孔是不要安装的，有些元件要装在别的元件孔上，这点请注意！）

[嵌入式]

USB3.0中五分频电路设计

引言　　USB 3. 0 是通用串行总线( Universal Serial Bus)的最新规范，该规范由英特尔等大公司发起，其最高传输速度可达5 Gb/ s,并且兼容USB 2. 0 及以下接口标准。物理层的并串/ 串并转换电路是U SB 3. 0 的重要组成部分，在发送端将经过8 b/ 10 b 编码的10 位并行数据转换成串行数据并传输到驱动电路，在接收端将经过CDR( Clock and Data Recovery) 恢复出来的串行数据转换成10 位并行数据。在并串/ 串并转换过程中，同时存在着时钟频率的转换，若串行数据采用时钟上下沿双沿输出，则串行数据传输频率降低一半，并行传输时钟为串行传输时

[模拟电子]