芯片设计解决方案供应商微捷码(Magma®)设计自动化有限公司(纳斯达克代码:LAVA)日前宣布,微捷码Talus®和Quartz™集成电路(IC)实现与物理验证解决方案已加入并支持台积电参考流程11.0版。通过台积电的开放创新平台(OIP),微捷码产品系列为用户提供了全新的28纳米设计方法和功能,应对低功耗、性能和可制造性设计(DFM)等方面的挑战。
“微捷码已与台积电以及大量致力于28纳米芯片的关键客户密切合作来解决28纳米工艺技术节点出现的新挑战,”微捷码设计实施业务部总经理Premal Buch表示。“作为合作的结果,我们客户基于台积电28纳米工艺的测试芯片成功投片。Talus和Quartz解决方案和台积电参考流程11.0的完美结合提供了在大型棘手设计上更快的时序收敛,同时还无需牺牲性能,也不会提高功耗。”
“我们与微捷码以及双方多个客户的合作有效改善了纳米设计的可制造性,”台积电(TSMC)设计基础设施市场部高级总监S.T. Juang表示。“微捷码的Talus和Quartz已通过了参考流程11.0的验证,可支持台积电28纳米节点技术,这让我们两家公司的高端客户均从中受益良多。”
28纳米设计实现
微捷码的Talus RTL-to-GDSII IC实现系统支持增强的台积电28纳米设计规则,此规则已经加入台积电参考流程11.0中。Talus在TSMC参考流程11.0中使用了全新的功耗、性能和DFM功能,为客户提供了更快的整体设计收敛与更好的性能和可预测性。此外,微捷码的Quartz DRC和Quartz LVS物理验证工具还支持签核和现场物理验证。Quartz DRC和Quartz LVS是台积电65纳米集成签核流程(ISF)的正式组件,设计规则运行集已通过台积电TSMC OnlineSM提供。
改善的性能
在28纳米及以下技术节点,计算所有工艺角点潜在变异量已变得更为复杂。 在TSMC参考流程11.0中,您可使用多个基于阶段的先进片上变异(OCV)优化和分析表,而不是只使用单一的先进OCV表,从而可获得更好性能.。这种 分析技术现已在微捷码全新独立的静态时序分析工具——Tekton™中提供,也得到了Talus Vortex的支持;它去除了传统OCV相关的某些悲观倾向,从而可降低OCV时序容限并改善性能。
全新的低功耗功能
台积电在参考流程11.0中进一步扩大了对通用功率格式(CPF)和统一功率格式(UPF)的支持。微捷码通过同时支持CPF 1.1和UPF 2.0,使得客户可以使用标准格式的功耗意图定义,应用到微捷码低功耗优化技术——Talus Power Pro中来。Talus Power Pro现在还支持环形(donut-shaped)电压岛,这种技术通过改变圆环区域内电压从而降低功耗。Talus Power Pro业界领先的多电压域(MVdd)系统和动态电压频率缩放(DVFS)低功耗技术使得客户可以最大限度降低功耗。这些功能,结合上微捷码的Hydra™层次化设计规划器,使得客户能够在不牺牲性能前提下设计出超大型低功耗片上系统(SoC)。
有变异意识设计流程中的DFM
为解决28纳米可制造性和变异性问题,微捷码直接在其Talus Vortex布局布线工具中修复光刻热点。通过利用台积电的iLPC(互操作光刻工艺检查)格式,标记出版图中的光刻热点,在Talus统一IC设计环境中进行修复,避免面积和时序损失,同时提供无设计规则错误的版图。TSMC参考流程11.0中一个重要的新功能就是时序驱动的基于图形的填充和布线期间冗余通孔的插入,这种40纳米及以下物理设计的需求,可由Talus qDRC联合Talus Vortex实现。最后,为考虑压力效应的影响,Talus Vortex布局器还加入了全新考虑环境的设计(design-for-context)功能,将单元内晶体管版图的各种效应及其对时序的影响考虑进来。此外,Talus Vortex还通过布局期间分散不兼容的单元来改善可制造性。
微捷码产品对台积电参考流程11.0的支持
参考流程11.0得到了微捷码RTL-to-GDSII工具系列的全面支持,包括:
• Talus Design – 有物理意识的RTL综合
• Talus Vortex – 有DFM意识的物理实现
• Talus Power Pro – 低功耗优化
• Hydra – 层次化设计规划
• Talus qDRC – 有时序意识的金属填充
• Quartz DRC – 签核质量的设计规划检测
• Tekton – 签核质量的静态时序分析
有关Talus、Hydra、Tekton和Quartz与台积电参考流程11.0的更多信息我们将在6月14-16日美国加州阿纳海姆市阿纳海姆会议中心举行的第47届设计自动化会议(DAC)微捷码设计自动化有限公司的602号展位与294展位的台积电开放创新论坛上提供。
上一篇:台联电将微捷码SiliconSmart ACE作为特征化工具
下一篇:寅通科技:努力打造IC设计领域的台积电
推荐阅读最新更新时间:2023-10-12 23:19
- 意法半导体披露 2027-2028 年财务模型及2030年目标实现路径
- 创实技术electronica 2024首秀:加速国内分销商海外拓展之路
- 欧洲三大芯片巨头,重新审视供应链
- 一场IC设计业盛宴!10场论坛 200位演讲嘉宾,300+展商亮相2万平米专业展会!
- 富昌电子于杭州举办技术日活动,聚焦新能源“芯”机遇
- 消息称铠侠最快明天获上市批准,市值有望达 7500 亿日元
- 美国政府敲定对格芯 15 亿美元《CHIPS》法案补贴,支持后者提升在美产能
- SK 海力士宣布量产全球最高的 321 层 1Tb TLC 4D NAND 闪存,计划 2025 上半年对外出货
- 三星电子 NRD-K 半导体研发综合体进机,将导入 ASML High NA EUV 光刻设备