2012年初，富士通半导体宣布交付其为中小型IC设计公司量身定制的55nm创新工艺制程（可兼容65nm IP、性能堪比40nm工艺），一度引发中国IC设计业的震动。而在日前于重庆举办的“中国集成电路设计业2012年会暨重庆集成电路跨越发展高峰论坛”上，富士通半导体又一次带来惊喜，率先将已经量产的成熟28nm先进工艺和设计服务带给中国高端SoC设计业者。
图1：富士通在重庆ICCAD上展示了成熟的28nm和40nm设计服务及国内外实际量产案例，引发专业观众浓厚兴趣。
“55nm创新工艺制程（CS250L和CS250S）推出后中国客户的反馈非常好，这和我们当初推出时的定位策略有关，如55nm transistor不变，65nm IP可以重用等，这使得以前65nm客户可以很容易导入55nm制程。现在已经有2至3家消费类电子的用户在使用了，预计明年初将会有3个Tape out。” 富士通半导体ASIC/COT业务市场部副经理刘哲女士介绍说。
如果说高性价比的55nm创新工艺制程是为了一解处于激烈竞争中的本土中小客户IC设计之“渴”，那么此次富士通半导体带来的成熟已经量产的28nm半导体制造技术则是为帮助中国IC设计业应对高端先进制程SoC设计挑战而生。
高端制程SoC设计的“N只拦路虎”
当半导体制程进入40nm工艺节点以后，成本成为高端SoC设计企业面临的第一只“拦路虎”。如下图2所示为32nm/28nm及22nm/20nm工艺制程投资的各项费用，其中32nm/28nm工艺的收支平衡（Breakeven）为30-40M units，而22nm/20nm工艺的Breakeven更高达60-100M units，这样高的半导体制造成本不只掐住了中小IC业者的喉咙，也成为高端SoC设计厂商的巨大压力。再加上IP方面不菲的投资以及整合验证，财务风险可谓巨大。
图2. 32nm/28nm及22nm/20nm工艺的Breakeven情况。
虽然迈向尺寸更小的工艺节点实现了集成度和性能优势，但是设计和制造的复杂度也相应成倍增加， 这成为高端SoC设计企业面临的第二只“拦路虎”。刘哲分析道：“28nm使得一切都变得非常复杂：Double patterning、Layout-dependent effects、New interconnect layers、Difficult design rules、Device variation、New transistors等等。而曾经存在于半导体制造工艺中的诸如成本、产量、上市时间、盈利能力、可预测能力、低功耗（面积）、复杂性等各种问题现在也依然存在，不只存在，当工艺尺寸不断缩小，还会使问题变得更加糟糕。”
此外，不要忘记：Multi-source IP、混合信号和RF、3D-IC方法、系统级封装等这些新的设计方法也会使SoC设计面临更多的挑战。
已量产的28nm技术独占鳌头
早在上世纪90年代，富士通半导体就在中国大陆开始推广ASIC方案和设计服务。针对不同时期不同的市场需求，该公司都有与之相适应的ASIC方案和设计服务。在本次ICCAD上，富士通半导体展示了其技术路线图并重点展示了帮助中国高端SoC设计厂商克服上述40nm/28nm先进工艺制程设计挑战的成熟技术和已量产实际案例。
图3. 富士通半导体的高速及低功耗技术路线图。
在世界范围内，富士通半导体在40/28nm高端制程上的设计能力相比其他设计公司具有很大优势，并且富士通半导体在28nm IP上也处于领先位置。
和TSMC的密切合作是富士通半导体在28nm上的优势之一。“富士通半导体在TSMC的28nm工艺上的Tape out数量也是名列前茅的，这使我们在对工艺制程的管理、优化方面积累了大量经验。”刘哲介绍说
例如刚开始的28nm工艺可能会有一些良率（yield）不稳定的问题，通过和TSMC的项目合作，富士通提高了量产的良率，包括稳定良率，在这方面取得了非常大的成果，这也是其若干客户先进设计项目能够量产的一个很重要因素。
“量产与否，在半导体设计和制造领域是有质的区别的。现在市场上宣称有28nm项目的设计服务厂商不少，但真正拥有能够进入量产的28nm设计经验的可以说是寥寥无几。而富士通半导体此次宣布的成熟已经量产的28nm创新工艺技术（CS450HP、CS450G、CS450LP）正是为了将先进的高端ASIC方案和设计服务带给中国厂商，以填补国内市场在这个领域的空白。”刘哲表示。
IP的关键词——广泛性、高质量
不只在设计方面领先，在IP方面，富士通半导体也走在业界前列。富士通半导体提供种类齐全的完整IP系列，诸如USB、HDMI、PCIE、SATA、MIPI、ARM CPU、AD/DA等等，其经过验证的28nm IP更是处于业内领先。以下3张图比较全面地展示了富士通半导体的IP。
图4. 富士通半导体领先的28nm IP引人注目。
图5. 富士通半导体IP路线图：Peripheral IP/Functional IP。
图6. 富士通半导体IP路线图：ARM Core。
富士通半导体的IP分为两种，一种是富士通半导体自己开发的IP，另一种是从第三方购买的IP。在对IP的管理上，富士通半导体有它独特的流程和方法，即IPV (IP Verification flow)，遵循这样独特的设计和验证流程就可以保证打上富士通Logo的IP的质量。这样就在客户和第三方IP提供商之间又加了一道保险。
“举个例子，富士通半导体和其他设计公司对IP设计要求的标准不同，我们验证的corner会特别多，要求非常严格。这样要pass这么多的corner，就一定要设计出非常有质量的IP才可以，这是和其他公司的不同。还有验证平台的成熟度，验证的覆盖率都是决定IP质量的关键因素，而富士通半导体本身又是一个IDM的公司，我们有自己的IC产品，对产品的严格质量管控是长久以来的传统和立身之本。这也适用于我们的IP和我们为客户定制的ASIC。”富士通半导体刘哲表示。
此外，富士通半导体经过严格评估和量产验证的广泛IP能够省去客户去和不同IP供应商谈判的精力和时间。由于富士通半导体拥有众多合作伙伴和非常大的客户群，因此能够拿到更具优势的价格，这对资金压力巨大的SoC设计厂商来讲无疑非常重要。从芯片的风险角度讲，一旦芯片出现IP的质量问题，客户也无需为此而在各个IP供应商之间周旋。从成本角度，富士通半导体所提供的打包IP方案也会帮助节省客户初期的IP 投入。
通信、消费、高性能计算领域的成功案例
事实胜于雄辩，刘哲通过3个典型的客户案例展现了富士通半导体在高端工艺设计上的技术实力。这3个例子分别属于三个不同的领域：通信、消费电子、高性能计算，并且均已实现量产。而这三个领域都是富士通半导体的传统优势领域。
富士通半导体是目前100G波分复用网络的主要芯片设计方案提供者，是推动100G网络商用的重要力量。刘哲举第一个例子就是富士通半导体的一个基于标准CMOS技术，使用TSMC 40nm工艺的，世界上最快的56G〜65Gsps ADC IP。据悉，此IP为光网络传输中100G波分复用网络的核心，已被国内外领先光通信厂商所采用并量产，它的使用使得世界范围内的100G传送网比预期提前两年实现商用。
图7：世界上最快的56G〜65Gsps ADC IP。
特别值得一提的是独特的金质底盘封装（图7）。之所以要采用这样独特的封装，是因为类似这样的通信网络可能有亿万门的逻辑，不论是从设计规模还是功耗都很具有挑战，所以不只对芯片本身的设计有要求，对芯片封装的设计也有非常高的要求。金质底盘是富士通半导体特别针对高功耗的芯片而特别设计的，此金质底盘的Substrate有19层，这是业界非常领先的技术，也是富士通半导体所独有的。
第二个例子是世界上第一个采用28nm HPL（高性能低功耗）工艺的LTE/3G/2G 基带IC(用于手机) ，来自排世界TOP3位置的通信厂商。由于特别使用了富士通半导体开发的低功耗methodology，其动态功耗降低了30%。
此外，在设计方面，此基带LSI还采用了富士通半导体的一系列IP，包括ARM11、DigRFV3、V4、HSIC、USB2.0等等。
第三个例子是更加典型的28nm应用，即今年中刚发布的富士通半导体与Oracle合作开发的第10代处理器——SPARC64 X多核多线程处理器，它含有16个内核，每核双线程，在TSMC High Performance工艺上开发。面向服务器等高性能计算领域，处于世界领先地位。的，富士通半导体的SPARC CPU在国际上高性能计算领域很有代表性。
图8.富士通半导体与Oracle合作开发的高性能处理器SPARC64 X。
“随着中国设计能力的提升，这些目前还很先进的技术在国内的需求也逐步多起来，我们也看到了这种需求。所以透过此次ICCAD，富士通半导体通过展示这些有代表性的成功案例，希望可以和中国的潜在客户进行交流，寻找合作的契机。” 富士通半导体亚太区研发部副总裁Vincent Shen表示。
系统方案节省客户前期IP验证时间
此次ICCAD，富士通半导体还带来了富士通半导体的系统解决方案，包括ARM-SoC Platform和系统原型开发套件（System prototyping kit），也引发中国IC设计业界的热情“围观”。如下图9所示。
图9. 富士通半导体系统方案。
富士通半导体系统原型开发套件可以对Cortex-A9平台以及各种集成IP如CPU和外设进行评估；在ASIC开发的早期验证期间对IP的质量和互操作性进行评估，包括：PCIe/SATA/USB3.0/GbE；CPU效能的评估：Cortex-A9、R4F、M3。还能提供S / W开发：样品的Linux驱动程序和OS移植服务。
“以前客户自己搭平台验证费时又耗力。现在有了这样的平台将会大大缩短SoC设计前期的验证时间，包括客户自己搭平台的时间也节省了，对客户非常有意义。并且富士通半导体还能针对不同客户的需求提供额外定制服务。”富士通半导体相关负责人表示。
关键字：富士通 28nm
编辑：冀凯 引用地址：富士通率先在中国引入28nm设计服务和量产经验
图1：富士通在重庆ICCAD上展示了成熟的28nm和40nm设计服务及国内外实际量产案例，引发专业观众浓厚兴趣。
“55nm创新工艺制程（CS250L和CS250S）推出后中国客户的反馈非常好，这和我们当初推出时的定位策略有关，如55nm transistor不变，65nm IP可以重用等，这使得以前65nm客户可以很容易导入55nm制程。现在已经有2至3家消费类电子的用户在使用了，预计明年初将会有3个Tape out。” 富士通半导体ASIC/COT业务市场部副经理刘哲女士介绍说。
如果说高性价比的55nm创新工艺制程是为了一解处于激烈竞争中的本土中小客户IC设计之“渴”，那么此次富士通半导体带来的成熟已经量产的28nm半导体制造技术则是为帮助中国IC设计业应对高端先进制程SoC设计挑战而生。
高端制程SoC设计的“N只拦路虎”
当半导体制程进入40nm工艺节点以后，成本成为高端SoC设计企业面临的第一只“拦路虎”。如下图2所示为32nm/28nm及22nm/20nm工艺制程投资的各项费用，其中32nm/28nm工艺的收支平衡（Breakeven）为30-40M units，而22nm/20nm工艺的Breakeven更高达60-100M units，这样高的半导体制造成本不只掐住了中小IC业者的喉咙，也成为高端SoC设计厂商的巨大压力。再加上IP方面不菲的投资以及整合验证，财务风险可谓巨大。
图2. 32nm/28nm及22nm/20nm工艺的Breakeven情况。
虽然迈向尺寸更小的工艺节点实现了集成度和性能优势，但是设计和制造的复杂度也相应成倍增加， 这成为高端SoC设计企业面临的第二只“拦路虎”。刘哲分析道：“28nm使得一切都变得非常复杂：Double patterning、Layout-dependent effects、New interconnect layers、Difficult design rules、Device variation、New transistors等等。而曾经存在于半导体制造工艺中的诸如成本、产量、上市时间、盈利能力、可预测能力、低功耗（面积）、复杂性等各种问题现在也依然存在，不只存在，当工艺尺寸不断缩小，还会使问题变得更加糟糕。”
此外，不要忘记：Multi-source IP、混合信号和RF、3D-IC方法、系统级封装等这些新的设计方法也会使SoC设计面临更多的挑战。
已量产的28nm技术独占鳌头
早在上世纪90年代，富士通半导体就在中国大陆开始推广ASIC方案和设计服务。针对不同时期不同的市场需求，该公司都有与之相适应的ASIC方案和设计服务。在本次ICCAD上，富士通半导体展示了其技术路线图并重点展示了帮助中国高端SoC设计厂商克服上述40nm/28nm先进工艺制程设计挑战的成熟技术和已量产实际案例。
图3. 富士通半导体的高速及低功耗技术路线图。
在世界范围内，富士通半导体在40/28nm高端制程上的设计能力相比其他设计公司具有很大优势，并且富士通半导体在28nm IP上也处于领先位置。
和TSMC的密切合作是富士通半导体在28nm上的优势之一。“富士通半导体在TSMC的28nm工艺上的Tape out数量也是名列前茅的，这使我们在对工艺制程的管理、优化方面积累了大量经验。”刘哲介绍说
例如刚开始的28nm工艺可能会有一些良率（yield）不稳定的问题，通过和TSMC的项目合作，富士通提高了量产的良率，包括稳定良率，在这方面取得了非常大的成果，这也是其若干客户先进设计项目能够量产的一个很重要因素。
“量产与否，在半导体设计和制造领域是有质的区别的。现在市场上宣称有28nm项目的设计服务厂商不少，但真正拥有能够进入量产的28nm设计经验的可以说是寥寥无几。而富士通半导体此次宣布的成熟已经量产的28nm创新工艺技术（CS450HP、CS450G、CS450LP）正是为了将先进的高端ASIC方案和设计服务带给中国厂商，以填补国内市场在这个领域的空白。”刘哲表示。
IP的关键词——广泛性、高质量
不只在设计方面领先，在IP方面，富士通半导体也走在业界前列。富士通半导体提供种类齐全的完整IP系列，诸如USB、HDMI、PCIE、SATA、MIPI、ARM CPU、AD/DA等等，其经过验证的28nm IP更是处于业内领先。以下3张图比较全面地展示了富士通半导体的IP。
图4. 富士通半导体领先的28nm IP引人注目。
图5. 富士通半导体IP路线图：Peripheral IP/Functional IP。
图6. 富士通半导体IP路线图：ARM Core。
富士通半导体的IP分为两种，一种是富士通半导体自己开发的IP，另一种是从第三方购买的IP。在对IP的管理上，富士通半导体有它独特的流程和方法，即IPV (IP Verification flow)，遵循这样独特的设计和验证流程就可以保证打上富士通Logo的IP的质量。这样就在客户和第三方IP提供商之间又加了一道保险。
“举个例子，富士通半导体和其他设计公司对IP设计要求的标准不同，我们验证的corner会特别多，要求非常严格。这样要pass这么多的corner，就一定要设计出非常有质量的IP才可以，这是和其他公司的不同。还有验证平台的成熟度，验证的覆盖率都是决定IP质量的关键因素，而富士通半导体本身又是一个IDM的公司，我们有自己的IC产品，对产品的严格质量管控是长久以来的传统和立身之本。这也适用于我们的IP和我们为客户定制的ASIC。”富士通半导体刘哲表示。
此外，富士通半导体经过严格评估和量产验证的广泛IP能够省去客户去和不同IP供应商谈判的精力和时间。由于富士通半导体拥有众多合作伙伴和非常大的客户群，因此能够拿到更具优势的价格，这对资金压力巨大的SoC设计厂商来讲无疑非常重要。从芯片的风险角度讲，一旦芯片出现IP的质量问题，客户也无需为此而在各个IP供应商之间周旋。从成本角度，富士通半导体所提供的打包IP方案也会帮助节省客户初期的IP 投入。
通信、消费、高性能计算领域的成功案例
事实胜于雄辩，刘哲通过3个典型的客户案例展现了富士通半导体在高端工艺设计上的技术实力。这3个例子分别属于三个不同的领域：通信、消费电子、高性能计算，并且均已实现量产。而这三个领域都是富士通半导体的传统优势领域。
富士通半导体是目前100G波分复用网络的主要芯片设计方案提供者，是推动100G网络商用的重要力量。刘哲举第一个例子就是富士通半导体的一个基于标准CMOS技术，使用TSMC 40nm工艺的，世界上最快的56G〜65Gsps ADC IP。据悉，此IP为光网络传输中100G波分复用网络的核心，已被国内外领先光通信厂商所采用并量产，它的使用使得世界范围内的100G传送网比预期提前两年实现商用。
图7：世界上最快的56G〜65Gsps ADC IP。
特别值得一提的是独特的金质底盘封装（图7）。之所以要采用这样独特的封装，是因为类似这样的通信网络可能有亿万门的逻辑，不论是从设计规模还是功耗都很具有挑战，所以不只对芯片本身的设计有要求，对芯片封装的设计也有非常高的要求。金质底盘是富士通半导体特别针对高功耗的芯片而特别设计的，此金质底盘的Substrate有19层，这是业界非常领先的技术，也是富士通半导体所独有的。
第二个例子是世界上第一个采用28nm HPL（高性能低功耗）工艺的LTE/3G/2G 基带IC(用于手机) ，来自排世界TOP3位置的通信厂商。由于特别使用了富士通半导体开发的低功耗methodology，其动态功耗降低了30%。
此外，在设计方面，此基带LSI还采用了富士通半导体的一系列IP，包括ARM11、DigRFV3、V4、HSIC、USB2.0等等。
第三个例子是更加典型的28nm应用，即今年中刚发布的富士通半导体与Oracle合作开发的第10代处理器——SPARC64 X多核多线程处理器，它含有16个内核，每核双线程，在TSMC High Performance工艺上开发。面向服务器等高性能计算领域，处于世界领先地位。的，富士通半导体的SPARC CPU在国际上高性能计算领域很有代表性。
图8.富士通半导体与Oracle合作开发的高性能处理器SPARC64 X。
“随着中国设计能力的提升，这些目前还很先进的技术在国内的需求也逐步多起来，我们也看到了这种需求。所以透过此次ICCAD，富士通半导体通过展示这些有代表性的成功案例，希望可以和中国的潜在客户进行交流，寻找合作的契机。” 富士通半导体亚太区研发部副总裁Vincent Shen表示。
系统方案节省客户前期IP验证时间
此次ICCAD，富士通半导体还带来了富士通半导体的系统解决方案，包括ARM-SoC Platform和系统原型开发套件（System prototyping kit），也引发中国IC设计业界的热情“围观”。如下图9所示。
图9. 富士通半导体系统方案。
富士通半导体系统原型开发套件可以对Cortex-A9平台以及各种集成IP如CPU和外设进行评估；在ASIC开发的早期验证期间对IP的质量和互操作性进行评估，包括：PCIe/SATA/USB3.0/GbE；CPU效能的评估：Cortex-A9、R4F、M3。还能提供S / W开发：样品的Linux驱动程序和OS移植服务。
“以前客户自己搭平台验证费时又耗力。现在有了这样的平台将会大大缩短SoC设计前期的验证时间，包括客户自己搭平台的时间也节省了，对客户非常有意义。并且富士通半导体还能针对不同客户的需求提供额外定制服务。”富士通半导体相关负责人表示。
上一篇：CAST提供H.264 High Profile编码器IP核
下一篇：MIPS有多值钱？从6000万美元估值上升到1亿
推荐阅读最新更新时间：2023-10-12 23:29
富士通战略投资Tensilica折射出什么信号？
本周二，Tensilica宣布富士通公司成为其战略投资者，但是没有透露富士通具体的投资数目。两家公司在声明中只是轻描淡写地评论了Tensilica DPU的优势并没有就合作的具体内容和未来发展进行阐述，这里结合个人的研究分析这个举动的背后意图。
信号1: 日系半导体厂商高举高打，看重LTE基带市场
目前，在手机基带领域，目前主要的玩家是欧美厂商和中国厂商，大家言必提高通、MTK、博通、ST-Ericsson等等，日系厂商很少进入大家的眼界，不过未来，在LTE时代，日系厂商已经完成布局，估计那时的曝光率会很足，为什么？在这个投资之前，我们要注意到，日本著名的半导体公司瑞萨电子7月初子宣布以2亿美元收购诺基亚无线调
[网络通信]
联电投资50亿美元建28nm工厂：全球12英寸产线将超200条
联电董事会昨通过在新加坡Fab12i厂区新建一座先进晶圆厂计划，新厂第一期月产能规画为3万片晶圆，预计于2024年底开始量产，这座新厂(Fab12i P3)是新加坡最先进的半导体晶圆代工厂之一，提供22/28纳米制程，总投资金额为50亿美元。 联电在新加坡的工厂运营超过20年，新加坡Fab12i厂也是联电的先进特殊制程研发中心。另家晶圆代工大厂美国的格芯（GlobalFoundries）去年中宣布将投资40亿美元在新加坡扩建新厂，近年联电和格芯竞争激烈。 联电表示，由于5G、物联网和车用电子大趋势的带动，对联电22/28纳米制程需求的前景强劲，因此新厂所扩增的产能也签订了长期的供货合约，以确保2024年后对客户产能的供应
[半导体设计/制造]
富士通在MWC上展示多款基于Tensilica DPU的智能手机
Tensilica将在西班牙巴塞罗那举行的世界移动通信大会上展示富士通采用了多个Tensilica DPU（包括ConnX BBE DSP和HiFi音频/语音DSP）的智能手机
美国加州SANTA CLARA– February 25, 2013- Tensilica今日宣布该公司将于2013年2月25日至28日于西班牙巴塞罗那举办的世界移动通信大会上展示NTT DOCOMO的ARROWS X F-02E智能手机，展台号：6D101。NTT DOCOMO的ARROWS X F-02E是第一款应用了AccessNetwork Technology公司（以下简称 ANT）的ANT30多模调制解调器的智能手机。ANT是一家由富士通
[嵌入式]
日本政策投资银行拟入股富士通和联想的合资公司
集微网消息，据日本共同社报道，关于富士通和中国联想集团正在就合并个人电脑（PC）业务展开谈判一事，日本政策投资银行拟向合并后的合资公司出资。日本国内的PC市场呈现持续萎缩趋势，政策投资银行此举旨在充分利用重振业务的知识经验以支持两者合并。
出资比例尚在协调之中，有个方案是联想出资51%，富士通出资三分之一以上，其余部分由政策投资银行出资。此外还在就招募其他投资方展开探讨。据悉，富士通和联想以在10月达成协议为目标展开磋商，但可能需花费更多时间。
此前有报道称，联想与富士通正在讨论的方案有两个，其一是成立联想主导的合资企业，转移富士通集团涉足个人电脑策划、开发和制造的部门，其二是联想向富士通的个人电
[手机便携]
Globalfoundries发誓将快速提升28nm产量
Globalfoundries公司负责全球销售与市场的高级副总裁Mike Noonen，日前在其专门介绍Globalfoundries 28nm节点优势的博客中指出，该公司在芯片代工方面将拥有三大优势，分别为执行力，创新力以及地域优势。 尽管Globalfoundries公司在28nm工艺上要落后于主要的竞争对手TSMC公司以及UMC公司，但是该公司并不认为这会是一个大问题，因为该公司拥有很多的优势，包括快速提升产能的能力，全球市场上的地域优势以及在工艺上的优势等。Mike Noonen指出：“我们在45/40nm产量提升上的速度上是最快的，现在32/28nm产量提升方面，我们也处于领先地位。” 由于继承
[手机便携]
Fujitsu推出用于数字仪表板和汽车导航SoC
富士通微电子（上海）有限公司今日宣布推出一款新型图形控制器片上系统（SoC），用于汽车信息娱乐系统，如：下一代汽车导航和数字仪表板。该款新型控制器 MB86298，不仅为嵌入式系统提供目前级别最高的图形处理能力，还是业内首款能够把视频输出到4个显示器并能处理4个视频输入的芯片。
MB86298有很强的输入输出能力，它在处理4个输入视频流的同时还把视频输出到4个显示器。该芯片可对输入的视频进行调整合成，并在单一屏幕上显示3D图形的各面。在汽车的前后左右四面安装上4部相机，用户就可能自由选择所需的显示视角和形式。该控制器还具有行业领先的处理能力，可以显示8层和inter-layer混合（*1）。控制器对每个
[嵌入式]
最新投影触控系统，让墙壁分分钟变触摸屏
日本电机大厂富士通（Fujitsu）旗下的研究所于2015年7月底公布新的投影技术，可以把投影银幕或墙壁当成触控面板操作，而且可接收多台智能型手机的画面同时呈现，比大型触控式白板更便宜便利虽然还需要特定的电子笔才能操作，但在简报、会议与上课时使用，比徒手操作更具实用性。
这个以智能型手机及投影机为核心的投影触控系统，富士通定义为全会议室人机界面化IT系统，将在2015年8月~2016年3月间，利用富士通旗下位于东京的HAB-Y Uplatform展示，预定于2016年由富士通子公司之一，Fujitsu Social Science Laboratory销售。
由于智能型手机与平板电脑的普及，2010年代的
[嵌入式]
瑞萨那珂分部打造的新型SoC工艺开发线
2009年9月30日，瑞萨科技公司（以下简称瑞萨）与松下公司（以下简称松下）共同宣布，在瑞萨那珂分部（茨城县日立那珂市）集中精力联合开发领先的 SoC 工艺技术，并将其 28-32nm 工艺开发线投入运营。在瑞萨那珂分部，两家公司正通过致力于对 300nm 晶圆产品线的联合开发和提供联合开发结构，进行 28nm 工艺技术的开发，旨在不久的将来将其投入批量生产。
早在1998年瑞萨还未正式成立之时，即已与松下约定联合开发新一代 SoC 技术，并在瑞萨北伊丹事务所（兵库县依丹市）不断开发面向 90nm、65nm、45nm 和 32nm 系列的半导体工艺技术。2008年10月，在将具有金属/高k栅极堆栈结构与面向 32
[半导体设计/制造]
USB应用开发宝典 (薛园园 赵建领)
控制之美（卷1）——控制理论从传递函数到状态空间
小广播
热门活动
换一批
更多
最新半导体设计/制造文章
- Allegro MicroSystems 在 2024 年德国慕尼黑电子展上推出先进的磁性和电感式位置感测解决方案美国新罕布什尔州曼彻斯特 - 运动控制和节能系统传感技术和功率半导体解决方案的全球领导厂商Allegro MicroSystems （以下简称Allegro ...
- Rambus推出业界首款HBM 4控制器IP：背后有哪些技术细节？今年9月，Rambus宣布推出业界首款HBM4控制器IP，作为在HBM 4上走得很快的厂商，它对HBM 4有哪些理解，又是怎样快速完成产品迭代的？日前，Rambus在一次沟通会上向EEWorld透露了更多细节。...
- 越南芯片封测业务增长 供给侧碎片化正在分裂市场报道称，韩国Hana Micron公司近期披露，该司将在2026年前向越南投资1 3万亿韩元（约合人民币66 95亿元）以扩大传统内存芯片的封装业务。美 ...
- 美方要求台积电限制出口高端芯片，商务部回应在商务部例行新闻发布会上，针对美国商务部致函台积电，对运往中国的某些用于人工智能加速器和图形处理单元的7纳米或更先进设计的复杂芯片 ...
- ASML预测2030年收入可超4570亿元！毛利率56-60％11月15日消息，ASML在近日举办的2024年投资者日会议上，更新了长期战略以及全球市场和技术趋势分析，确认其到2030年的年收入将达到约440亿 ...
- ASML在2024 年投资者日会议上就市场机遇提供最新看法
- 消息称内存原厂考虑 HBM4 采用无助焊剂键合，进一步降低层间间隙
- 英特尔中国正式发布2023-2024企业社会责任报告
- 贸泽电子与Analog Devices联手推出新电子书
更多精选电路图
更多热门文章
更多每日新闻
- Allegro MicroSystems 在 2024 年德国慕尼黑电子展上推出先进的磁性和电感式位置感测解决方案
- 左手车钥匙，右手活体检测雷达，UWB上车势在必行！
- 狂飙十年，国产CIS挤上牌桌
- 神盾短刀电池+雷神EM-i超级电混，吉利新能源甩出了两张“王炸”
- 浅谈功能安全之故障(fault)，错误(error)，失效(failure)
- 智能汽车2.0周期，这几大核心产业链迎来重大机会！
- 美日研发新型电池，宁德时代面临挑战？中国新能源电池产业如何应对？
- Rambus推出业界首款HBM 4控制器IP：背后有哪些技术细节？
- 村田推出高精度汽车用6轴惯性传感器
- 福特获得预充电报警专利 有助于节约成本和应对紧急情况
更多往期活动
11月16日历史上的今天
厂商技术中心
京公网安备 11010802033920号