Cadence将于9月分别在京、沪举办CDNLive 2013用户大会

最新更新时间:2013-08-30来源: EEWORLD关键字:Cadence  电子设计软件 手机看文章 扫描二维码
随时随地手机看文章

    【中国,2013年8月30日】——全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)将分别于9月10日、12日在北京金隅喜来登酒店和上海浦东嘉里大酒店举办“CDNLive用户大会”。此会议集聚中国产业链高阶主管、Cadence的技术使用者、开发者与业界专家,分享重要设计与验证问题的解决经验,并为实现高阶芯片、SoC和系统、IP及工具的新技术发现新技术。
   
    今年适逢Cadence创立届满25周年,Cadence总裁兼首席执行官陈立武先生将做主题演讲,探讨Cadence最新技术的进展,通过创新协助客户不断创高峰。此外,Cadence将邀请业界全球电子产业深具影响力的领导厂商进行专题演讲,包括台积电、中芯国际及联发科技。
   
    除了上午的专题演讲之外,大会还计划在下午安排五个主题的30多场分组演讲,内容涵盖从设计和智财建立到整合、验证等各个层面,除了Cadence及其生态系统伙伴们的专业分享外,由于Cadence已成功帮助许多合作伙伴进行产品开发,CDNLive大会还将精选出各类使用者授权的技术论文进行分享,展示Cadence与生态系统合作伙伴的最新成果,与会者将能与业界伙伴进行交流与商机探讨。
   
   

关键字:Cadence  电子设计软件 编辑:冯超 引用地址:Cadence将于9月分别在京、沪举办CDNLive 2013用户大会

上一篇:Intersil推出电路仿真工具iSim:PE 7.0
下一篇:第四届“时代民芯”杯电子设计大赛在京启动

推荐阅读最新更新时间:2023-10-12 23:31

Cadence获得TSMC 7nm工艺技术认证
楷登电子近日正式宣布与台湾积体电路制造股份有限公司(TSMC)取得的多项合作成果,进一步强化面向移动应用与高性能计算(HPC)平台的7nm FinFET工艺创新。Cadence® 数字签核与定制/模拟电路仿真工具获得TSMC 7nm工艺 v1.0设计规则手册(DRM)认证及SPICE认证。合作期间,Cadence开发了包括多种解决方案的全新工艺设计包(PDK),进一步实现功耗、性能和面积(PPA)优化。下面就随网络通信小编一起来了解一下相关内容吧。 楷登电子近日正式宣布与台湾积体电路制造股份有限公司(TSMC)取得的多项合作成果,进一步强化面向移动应用与高性能计算(HPC)平台的7nm FinFET工艺创新。Cadence® 数
[网络通信]
中科院EDA中心选用CADENCE“锦囊”加速研究进度
中国上海,2007年7月17日—— 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),今天宣布与中国科学院EDA中心的合作。合作意向书的签订仪式于今天举行。Cadence除向该中心提供Cadence AMS方法学锦囊与Cadence RF设计方法学锦囊外,还将向中国科学院EDA中心提供经过优选的Cadence集成电路设计相关教学课程,作为中国科学院EDA中心培训课程;与中国科学院EDA中心建立一所培训中心,在培训中心的基础上推广Cadence的设计方法、设计理念、设计流程。 做为技术支持部门,EDA中心由中科院十几个机构发起,提供IC/系统设计环境,提供芯片制作和测试服务,IC系统培训,推广IC
[焦点新闻]
Cadence获得TSMC 7nm工艺技术认证
凭借为TSMC 7nm工艺打造的定制/模拟电路仿真与数字工具套件,Cadence获得TSMC v1.0设计认证及SPICE认证。该套件旨在优化移动应用与高性能应用的计算设计。 2017年3月22日,上海——楷登电子(美国 Cadence 公司,NASDAQ: CDNS)今日正式宣布与台湾积体电路制造股份有限公司(TSMC)取得的多项合作成果,进一步强化面向移动应用与高性能计算(HPC)平台的7nm FinFET工艺创新。Cadence® 数字签核与定制/模拟电路仿真工具获得TSMC 7nm工艺 v1.0设计规则手册(DRM)认证及SPICE认证。合作期间,Cadence开发了包括多种解决方案的全新工艺设计包(PDK),进一步实现
[应用]
Synopsys占九成FinFET投片,Cadence趋于弱势
新思科技(Synopsys)近日宣布其 Galaxy Design Platform 已支援全球九成的 FinFET 晶片设计量产投片(production tapeout),目前已有超过20家业界领导厂商运用这个平台,成功完成超过100件FinFET投片。 包括格罗方德半导体(GLOBALFOUNDRIE)、英特尔晶圆代工(Intel Custom Foundry)、三星电子(Samsung)等晶圆厂已经利用Galaxy Design Platform为彼此之共同客户如Achronix、创意电子(Global Unichip Corporation)、海思半导体(HiSilicon Technologie
[嵌入式]
Cadence落户南京市浦口区,成为继引进台积电后的又一龙头项目
  11月13日,电子设计自动化(EDA)与半导体知识产权(IP)的领先供应商美国楷登电子( Cadence )与南京市浦口区人民政府正式签署战略合作备忘录以及投资协议。据悉, Cadence 项目是南京市浦口区继引进 台积电 之后在集成电路设计领域引进的又一个龙头性项目,历经两年的洽谈,在多方的共同努力下,今天终于签约落地。下面就随手机便携小编一起来了解一下相关内容吧。   南京市江北新区管委会常务副主任、浦口区区委书记瞿为民先生致辞表示,此次签约仪式标志着南京市浦口区与  Cadence  双方的战略投资进入实质性阶段。南京江北新区是江苏省唯一的国家级新区,浦口是江北新区的重要承载地,而集成电路已经成为我们重点培育的新兴技术
[手机便携]
宏力采用Virtuoso 6.1 PDK开发系统
全球电子设计创新领先企业Cadence设计系统公司 (纳斯达克: CDNS)今天宣布,中国领先的面向量产型消费电子应用的模拟与混合信号半导体产品晶圆厂——宏力半导体制造有限公司(Grace Semiconductor Manufacturing Corporation),已经采用Cadence® Virtuoso® 6.1技术,用于开发与测试工艺设计工具包(PDK)。Cadence Virtuoso 6.1“PDK自动化系统”简称为PAS,它有助于PDK的高效创建;而“PDK测试系统”简称STEP,有助于PDK的质量保证。使用PAS和STEP,宏力半导体已经开发并验证了它的0.18微米混合信号,RF PDK,目前已经面向其全
[焦点新闻]
应用Cadence Protium S1,晶晨半导体大幅缩短多媒体SoC软硬件集成时间
楷登电子近日宣布,凭借Cadence® ProtiumÔ S1 FPGA原型验证平台,晶晨半导体(Amlogic)成功缩短其多媒体系统级芯片(SoC)设计的上市时间。基于Protium S1平台,晶晨加速实现了软/硬件(HW/SW)集成流程,上市时间较传统软硬件集成工艺缩短 2 个月。如需了解Protium S1 FPGA原型设计平台的详细内容,请访问 www.cadence.com/go/protium-s1。下面就随半导体小编一起来了解一下相关内容吧。 晶晨是Protium S1平台测试的早期参与者之一,期间受益于平台独有的设计实现和原型验证加速能力,可以比以往更早启动SoC设计的软件开发。同时,平台助设计师加快Linux
[半导体设计/制造]
Cadence视频教程(第18讲)
[半导体设计/制造]
小广播
热门活动
换一批
更多
最新半导体设计/制造文章
更多精选电路图
换一换 更多 相关热搜器件
更多每日新闻
随便看看

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved