Cadence推出Palladium XP II 验证平台

最新更新时间:2013-09-16来源: EEWORLD关键字:验证计算平台  Palladium.XPII  Cadence 手机看文章 扫描二维码
随时随地手机看文章

    中国,2013年9月10日,一年一度的电子设计技术盛会——CDNLive用户大会在京召开。主办单位,即全球电子设计创新领先企业Cadence公司及其合作伙伴台积电、联发科为与会者带来了精彩演讲。作为大会的主环节,Palladium® XP II 新品发布会格外引人注目,据悉,此次北京站为全球发布会的首站。
   
    为了进一步缩短半导体和系统制造商的产品上市时间,Cadence 设计系统公司 (NASDAQ:CDNS) 推出了 Palladium® XP II 验证计算平台,它作为系统开发增强套件的一部分,可显著加快硬件和软件联合验证的时间。Palladium XP II 平台是屡获殊荣的 Palladium XP 仿真系统的更新产品,最多可以将验证性能再提高 50%,更将其业界领先的容量扩展至 23 亿门。通过降低功耗并提高容量,客户现在可以在更小的系统配置上运行更多的测试,从而降低总体拥有成本。
   

Cadence全球销售兼系统与验证部门资深副总裁黄小立博士解说新产品


    随着对更早、更快速和更准确的软/硬件联合验证需求的不断增加,Cadence 围绕 Palladium XP扩展了其系统开发套件的功能,包括:
   
    1.结合了 Cadence® 虚拟系统平台(VirtualSystem Platform)和 Palladium XP 硬件加速系统的混合技术,最多可以为嵌入式 OS 验证提供高达 60 倍的性能加速,并且使软/硬件联合验证的性能提高 10 倍。
   
    2.为系统环境的高级虚拟化提供的嵌入式测试台,提供用户可以在流片之前验证外设软件驱动程序,加快芯片出厂后的四通验证和收敛速度。
   
    GSEDA 首席分析师 Gary Smith 说:“在我们对 2012 年基于事务处理的加速(Transaction Based Acceleration)市场所作的最新分析更新中显示,Cadence 继续在市场中保持领先。Palladium XP II 平台最新升级的硬件功能和其他高级使用模型使 Cadence 能够完善地解决用户面对的不断增加的验证挑战。”
   
Palladium XP II的独特之处

    Palladium XP II具有独特的计算引擎,定制多处理器结构,每一处理器均有数百万晶体管内置于多芯片模组中。与其他仿真系统相比,这种体系结构可以实现最好的可伸缩性、最好的编译时间、以及最好的运行时可预测性。新平台还具有同类最佳的加速功能,如HotSwap,并支持全面和成熟的ICE用SpeedBridge产品组合。这可以转化为独特好处提供给用户,比如在加速方面和电路内仿真(ICE)工作模式方面最好的建立时间。
   
    平台独特的编译器经过优化,以实现简易工作流,从模拟到加速到仿真然后返回的转换,并有类似模拟器的用户模型,使模拟用户接受起来更容易。Palladium XP II配有超群的调试和分析效率,以及FullVision、SDL触发、InfiniTrace等特性。InfiniTrace用以实现设计反复最快的周转。此外,Palladium XP II的设计还针对以下使用模式,如指标驱动的验证(MDV)加速、电路内加速(ICA)、嵌入式测试台(ETB)、混合工作模式及采用动态功耗分析(DPA)进行的系统级功耗验证。 
   
    Palladium XP II有几个主要的优点。为支持越来越复杂的SoC项目,Palladium XP II更大的容量使用户能扩展到23亿门。Palladium XP II还提高了2倍的调试效率。在设计和验证工程师试图隔离并解决意外的bug时,这一点是非常关键的。

Palladium 客户的反馈

    NVIDIA 工程设计总监 Narendra Konda 说:“通过 Cadence Palladium XP虚拟系统平台混合解决方案,我们实现了比纯粹的硬件仿真高达 60 倍的 OS 构建速度,同时比真正设计上执行的OS上层生产和测试软件的性能提高了 10 倍。这种新型使用模型显著加快了 NVIDIA 的系统软件验证周期,并确保了更加平顺的基于芯片的系统构建。”
   
    博通公司移动平台解决方案部IC工程总监Vahid Ordoubadian表示:“通过Palladium 仿真器及其内嵌式测试平台的使用模式,将外围设备模型连接到SoC作为完全可综合的嵌入式测试平台的一部分,我们可以在流片前发现关键问题并成功解决。因此,我们积累了丰富的全新SoC架构经验,可在一天内快速完成构建工作并开始进行初步测试。”

    Zenverge 工程设计执行副总裁 Kent Goodin 说:“与 SoC 一起提供生产级软件的能力对于实现我们的上市时间目标非常关键,因为只有软件就绪后我们才能产生收入。Palladium XP II 平台使我们的软件团队能够在 IC 发布和原型机可用之前就开发产品级的软件代码。这使 Zenverge 能够至少提前六个月与客户合作。而如果没有基于Palladium XP II 平台的仿真解决方案的话,这是没有办法达到的。”
   
上市时间
   
    据悉,Palladium XP II将于2013年10月起批量上市。2013年6月起Beta版本已上市。

关键字:验证计算平台  Palladium.XPII  Cadence 编辑:冯超 引用地址:Cadence推出Palladium XP II 验证平台

上一篇:Cadence推出Palladium XP II 验证平台
下一篇:Zuken开发手机版PCB设计APP

推荐阅读最新更新时间:2023-10-12 23:31

CadenceAllegroSPB培训录像1
[半导体设计/制造]
Methods2Business 使用Cadence Tensilica DSP成功打造首款可扩展Wi-Fi HaLow MAC
  楷登电子(美国  Cadence  公司)今日宣布,Methods2Business(M2B)的全新 Wi-Fi  HaLow™ MAC IP搭载 Cadence ® Tensilica® Fusion F1 DSP。该可授权IP为智能家居、智能城市和工业应用领域的SoC量身打造,是采用电池供电传感器节点的理想解决方案。凭借Fusion F1 DSP,M2B得以在实现IEEE 802.11ah MAC固件的同时运行一系列包括语音触发、音频识别和传感器融合在内的增值应用。该解决方案兼顾软硬件,帮助客户在低功耗,性能及可编程性之间达到最佳平衡。下面就随网络通信小编一起来了解一下相关内容吧。   “超低功耗和安全性能是 IoT市场赖
[网络通信]
Cadence针对Palladium Z1仿真平台发布VirtualBridge适配器,软件初启时间最高可缩短三个月
楷登电子(美国Cadence公司,NASDAQ: CDNS)今日正式发布全新VirtualBridge™适配器。较传统RTL仿真,基于虚拟仿真技术的VirtualBridge™适配器可以加速硅前验证阶段的软件初启。下面就随手机便携小编一起来了解一下相关内容吧。 同时,VirtualBridge适配器与传统在线(In-Circuit)仿真应用模式互为补充,通过Cadence® Palladium® Z1企业级仿真平台,可以让软件设计师提前3个月开始进行硅前软件验证工作。 VirtualBridge适配器是Palladium Z1平台提供的增值软件,通过扩展客户应用模式来实现硬件的最大获益。工程师可以与外围设备进行虚拟交互,在没有物
[手机便携]
台积电采用Cadence的16纳米FinFET单元库特性分析解决方案
Virtuoso Liberate特性分析解决方案搭配Spectre电路模拟器,倍增16纳米FinFET单元库的特性分析速度。 亮点: • 输出单元库符合台积电对16纳米FinFET STA关联性的严格的精度目标 • Cadence的16纳米FinFET v1.0单元库特性分析现已运用于制程和STA工具认证 • 16纳米FinFET单元库特性分析工具现已在台积电网上设置实现 美国加州圣何塞,2014年9月3日---全球知名电子设计创新领先公司Cadence设计系统公司 (NASDAQ: CDNS),今日宣布台积电采用了Cadence®16纳米FinFET单元库特性分析解决方案。由Cadence和台积电共同研发
[半导体设计/制造]
Cadence推Tensilica Vision Q7 DSP 为汽车提供双倍的视觉和AI性能
(图片来源:Cadence官网) 据外媒报道,Cadence Design Systems推出新的Tensilica Vision DSP,用于高要求的边缘视觉和AI处理应用,可每秒执行高达1.82万亿次操作(TOPS)。 Cadence Tensilica Vision Q7 DSP是该公司Tensilica Vision DSP系列的一个扩展,据称可以将汽车、AR/VR、移动和监测市场的视觉和AI能提高一倍。该公司表示,第六代Vision Q7 DSP在相同的领域提供了高达2倍的AI和浮点性能,满足了嵌入式视觉和AI应用日益增长的计算需求。Vision Q7 DSP IP是专为同步定位和映射(SLAM)而优化的
[汽车电子]
<font color='red'>Cadence</font>推Tensilica Vision Q7 DSP 为汽车提供双倍的视觉和AI性能
Cadence视频教程(第13讲)
[半导体设计/制造]
Cadence 通过面向 TSMC 先进工艺的 PCIe 5.0 PHY 和控制器 IP 规范合规性认证
Cadence 通过面向 TSMC 先进工艺的 PCIe 5.0 PHY 和控制器 IP 规范合规性认证 中国上海,2022年6月23日——楷登电子(美国 Cadence 公司,)今日宣布, 其面向 TSMC N7、N6 和 N5 工艺技术 PCI Express®(PCIe®)5.0 规范的 PHY 和控制器 IP 在 4 月举行的业界首次 PCIe 5.0 规范合规认证活动中通过了 PCI-SIG® 的认证测试。 Cadence® 解决方案经过充分测试,符合 PCIe 5.0 技术的 32GT/s 全速要求。该合规计划为设计者提供测试程序,用以评估系统级芯片(SoC)设计的 PCIe 5.0 接口是否会按预期运行。 面
[电源管理]
Cadence推出新一代PCB软件OrCAD X,AI和云双加持,效率提升5倍
新闻要点 Cadence 推出下一代 AI 驱动的 OrCAD X,PCB 设计速度提升高达 5 倍,并通过Cadence OnCloud云服务实现 生成式 AI 可自动化布局,从而将时间从几天缩短到几分钟 Cadence OnCloud 集成支持数据管理和协作,并通过易于使用的新布局画布进行增强,提高了设计人员的工作效率 与供应链数据集成以及本地可访问的分析和模拟可加快上市时间 Cadence日前宣布推出新的 Cadence OrCAD X 平台,这是一款支持云的系统设计解决方案,在易用性和性能方面提供了革命性的改进、自动化和协作。 新的 OrCAD X 平台简化了系统设计流程,并通过云可扩展性和人工智能驱动
[模拟电子]
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved