台积电采用Cadence的16纳米FinFET单元库特性分析解决方案-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

Virtuoso Liberate特性分析解决方案搭配Spectre电路模拟器，倍增16纳米FinFET单元库的特性分析速度。

亮点：
• 输出单元库符合台积电对16纳米FinFET STA关联性的严格的精度目标
• Cadence的16纳米FinFET v1.0单元库特性分析现已运用于制程和STA工具认证
• 16纳米FinFET单元库特性分析工具现已在台积电网上设置实现

美国加州圣何塞，2014年9月3日---全球知名电子设计创新领先公司Cadence设计系统公司 (NASDAQ: CDNS)，今日宣布台积电采用了Cadence®16纳米FinFET单元库特性分析解决方案。由Cadence和台积电共同研发的单元库分析工具设置已在台积电网站上线，台积电客户可以直接下载。该设置是以Cadence Virtuoso® Liberate® 特性分析解決方案和Spectre® 电路模拟器为基础，并涵盖了台积电标准单元的环境设置和样品模板。

利用本地的Spectre API整合方案，Liberate和Spectre电路模拟器的组合方案能提供优异的收敛和精确度，让双方客戶都加速其单元库特性分析周期。在与台积电共同进行的测试中，Cadence的特性分析和模拟方案的整合让16纳米FinFET标准和复杂单元性分析周期减半。因此，台积电已将Liberate解决方案和Spectre电路模拟器整合进其最新16纳米FinFET单元库的分析制程中。采用Cadence特性分析解决方案的单元库使用在16纳米FinFET v1.0 静态时序分析 (STA) 工具认证中，包括Cadence Tempus™ 时序收敛解决方案和其他STA工具。该参考设计包为台积电客戶提供他们需要的工具，以统一的方法论解决其各自在再次特性分析中面临的特殊的设计挑战，同时符合台积电严格的精度和性能要求。Liberate解决方案也持续为第三方电路模拟器提供支持。

Cadence定制IC和PCB部门资深副总裁Tom Beckley表示：“在与台积电合作开发的16纳米FinFET中，单元库特性分析扮演着相当重要的角色，透过此次合作，客戶能享受到16纳米FinFET单元库特性分析必备的更高生产量、精确度和产能。”

关键字：Cadence 16纳米 FinFET 编辑：刘东丽引用地址：台积电采用Cadence的16纳米FinFET单元库特性分析解决方案

上一篇：韩半导体产业二极化非存储器面临三重打击
下一篇：GTAT曝丑闻：致中国企业受骗损失十几亿

推荐阅读最新更新时间：2023-10-12 23:33

22nm后晶体管技术 FD－SOI与FinFET

22nm以后的晶体管技术领域，靠现行Bulk MOSFET的微细化会越来越困难的，为此，人们关注的是平面型FD-SOI（完全空乏型SOI）元件与基于立体通道的FinFET。由于这些技术都不需要向通道中添加杂质，易于控制特性的不均现象，因而成了22nm以后晶体管技术的有力候选。而且前者还具有能够采用与此前相同的电路布局进行设计的特点。后者虽要求采用新的电路布局及工艺技术，但有望比前者更加容易实现微细化（高集成化）。两种技术以各自特色为宣传重点，开始激烈争夺新一代技术的宝座。在 “2010 Symposium on VLSI Technology”（2010年6月15～17日，在美国夏威夷州檀香山举行）上，似乎为了显示人们对二者

[半导体设计/制造]

遥望5nm：FinFET大热接班人水平GAA初探

尽管传统Finfet投入实用化的时间似乎还不长，但其寿命已经将近终结，10/7nm节点Finfet还可勉强支撑，但之后的5nm，人们要想继续微缩集成电路的尺寸，必须要改良Finfet技术，它的替代者很可能会是近期呼声颇高的水平GAA(水平沟道栅极环绕技术)。大热门:水平沟道栅极环绕技术实际上芯片厂商们一直在研究5nm节点水平可用的各种新晶体管技术，不过目前为止只有三星对外公开了自己的计划。今年5月份,三星展示了未来几年技术发展路线图,按该图显示,2020年以前三星会在其4nm节点启用基于纳米片形状的鳍片结构(官方的称呼是MBCFET:Multi-Bridge-Channel MOSFET多路桥接型沟道MOSFET).如

[手机便携]

展讯采用Cadence Innovus设计实现系统加速设计效率

2015年3月10日美国加州圣何塞 - Cadence（Cadence Design Systems, Inc.）今天宣布，展讯通信（上海）有限公司（Spreadtrum Communications (Shanghai) Co., Ltd., ）采用全新的Cadence Innovus 设计实现系统，大幅缩短了数百万级的28纳米IP模块的周转时间（TAT），同时达成其功耗、性能和面积的（PPA）目标。相比于使用其原先的方案，Innovus方案极大地减少了展讯这个IP模块的周转时间，同时仍满足原定的PPA目标。展讯项目运行速度的提升和产能的增益源于Innovus设计实现系统最新的GigaPlace布局引擎，

[半导体设计/制造]

恩智浦推出两款车用采用台积公司16纳米FinFET技术的处理器

恩智浦推出两款采用台积公司16纳米FinFET技术的处理器，加速汽车处理创新荷兰埃因霍温——2021年6月2日——全球汽车处理市场领导者恩智浦半导体（NXP Semiconductors N.V.，）携手台积公司今日宣布，将采用台积公司先进的16纳米 FinFET制程技术量产恩智浦S32G2汽车网络处理器和S32R294雷达处理器。随着汽车不断发展为强大的计算平台，此次量产标志着恩智浦的S32处理器系列迈向了更先进的制程节点。恩智浦对S32系列的持续创新旨在帮助汽车制造商简化汽车架构，推出面向未来的完全互联和可配置的汽车。 S32G2汽车网络处理器支持服务型网关、汽车与云端的连接和无线更新，从而提供大量基于数据的服务

[汽车电子]

恩智浦推出两款车用采用台积公司<font color='red'>16</font><font color='red'>纳米</font><font color='red'>FinFET</font>技术的处理器

Cadence视频教程（第12讲）

[半导体设计/制造]

传华为成台积电16纳米FinFET制程首位客户

北京时间7月15日消息，据台湾媒体报道，业界消息称，华为很可能成为台积电16纳米FinFET芯片工艺的首位客户。消息称，华为16纳米芯片专为智能机应用设计，由旗下子公司海思半导体开发，预计将在2015年初发布。除了晶圆代工订单，华为还决定在其16纳米芯片上使用台积电的后端CoWoS封装流程。华为也是台积电CoWoS后端服务的第二家客户，仅晚于赛灵思公司。由于CoWoS封装服务价格相对较高，台积电已经开发了一套更为便宜的InFO流程，供客户选择。

[半导体设计/制造]

专家聚首谈FinFET趋势下3D工艺升级挑战

日前，SeMind举办了圆桌论坛，邀请半导体设计与制造的专家齐聚一堂，共同探讨未来晶体管、工艺和制造方面的挑战，专家包括GLOBALFOUNDRIES的高级技术架构副总裁Kengeri SUBRAMANI ，Soitec公司首席技术官Carlos Mazure，Intermolecular半导体事业部高级副总裁兼总经理Raj Jammy以及Lam公司副总裁Girish Dixit。 SMD ：从你们的角度来看，工艺升级短期内的挑战是什么？ Kengeri ：眼下，我们正在谈论的28nm到20nm转移。如果你回去看历史，每一代产品过渡都会有挑战。当我在ASMC上做主题演讲时，我曾问与会者，技术挑战和经济成本的挑战，哪一个

[半导体设计/制造]

富士通采用Cadence Encounter Timing System进行Signoff时序分析

Cadence Encounter Timing System 可进行 90 纳米及以下设计 sign-off 验证加州圣荷塞， 2006 年 9 月 19 日 ——Cadence 设计系统公司（ NASDAQ ： CDNS ）近日宣布，富士通有限公司已经采用 Cadence Encounter Timing System （ ETS ）进行其设计实现流程的时序分析。 ETS 为 90 纳米及 90 纳米以下的设计提供了卓越的 sign-off 时序精确性、可用性以及功能性。　　 Encounter Timin

[焦点新闻]