灿芯半导体运用Cadence数字设计实现和Signoff工具-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

    Cadence（NASDAQ: CDNS）今天宣布灿芯半导体（Brite Semiconductor Corporation）运用Cadence® 数字设计实现和signoff工具，完成了4个28nm系统级芯片（SoC）的设计，相比于先前的设计工具，使其产品上市时间缩短了3周。通过使用Cadence设计工具，灿芯半导体的设计项目实现了提升20%的性能和节省10%的功耗。

    灿芯半导体使用Cadence Encounter® 数字设计实现系统用于物理实现、Cadence Voltus™ IC电源完整性解决方案用于电源signoff和设计收敛。Encounter数字设计实现系统结合GigaOpt路径驱动优化和CCOpt并发时钟数据路径优化的方案,使灿芯半导体能同时实现提高性能和降低功耗。此外，Voltus IC电源完整性解决方案使灿芯半导体能在设计早期就可以验证设计功能是否符合预期，从而大大降低在设计后期遭遇失败的风险、最终缩短整个开发时间。

    “在竞争白热化的移动设备市场中，用对工具很重要，使用正确的数字设计实现和signoff工具能让我们在竞争中保持领先。”灿芯半导体(Brite Semiconductor)首席营运官徐滔先生表示：“Cadence Encounter数字设计实现系统和Voltus IC电源完整性解决方案的出色效率能帮助我们达成目标，不仅使性能和功耗实现最优化，同时缩短10%的产品上市时间并强化了我们设计的可靠性。”

    “Cadence的工具帮助灿芯半导体提升了他们的设计品质和工程效率，令他們按时完成了28nm SoC的设计。” Cadence设计与Signoff事业部资深副总裁Anirudh Devgan博士表示：“节省3周的设计时间代表灿芯半导体能够执行更多更创新设计项目，他们有能力让更多的设计项目更快上市。”

关键字：灿芯编辑：冀凯引用地址：灿芯半导体运用Cadence数字设计实现和Signoff工具

上一篇：Mentor Graphics与中国合肥师范学院合作成立联合实验室
下一篇：芯原推出支持VP9 Profile 2的Hantro G2v2多格式解码器IP

推荐阅读最新更新时间：2023-10-12 23:34

中芯国际:灿芯半导体第一颗40nm芯片验证成功

灿芯半导体（上海）有限公司与中芯国际集成电路制造有限公司(简称“中芯国际”，纽约证交所股票代码：SMI，香港联合交易所股票代码：HK0981)今天共同宣布灿芯半导体第一颗 40nm 芯片在中芯国际一次性流片验证成功。灿芯半导体与新思科技有限公司（Synopsys, Inc.,）及中芯国际深度合作，使灿芯自主研发的 40nm 芯片一次性流片成功。这颗芯片集成了 Synopsys DesignWare? 嵌入式存储器和逻辑库，以及中芯国际自主研发的 PLL、I/O 等关键 IP 部件，成功验证了灿芯半导体在 40nm 工艺线上的前端和后端设计流程。

[半导体设计/制造]

中芯国际、灿芯、浙大创办合作实验室

中芯国际集成电路制造有限公司（“中芯国际”，纽约证券交易所：SMI，香港联合交易所：0981.HK）和国际领先的IC设计公司及一站式服务供应商 -- 灿芯半导体（上海）有限公司（以下简称“灿芯半导体”）及浙江大学集成电路与基础软件研究院今日宣布，（以下简称“浙大”）共同创办IC研究合作实验室。三方将以合作实验室为依托，共建世界级的优良科研环境，打造一个技术研发和学术交流的平台。此外，合作实验室还将秉承“理论与实际相结合”的教书育人传统，中芯国际和灿芯半导体为浙大研究生的合作培养和实习提供便利条件，浙大也将为中芯国际和灿芯半导体员工提供再培训课程。该项目将会为中国半导体业培养出更优质、更具活力的生力军。灿芯半导体总裁

[半导体设计/制造]

灿芯半导体协同CEVA及中芯国际共同开发物联网ASIC平台

灿芯与中芯国际及CEVA共同合作，为中国IoT ASIC平台提供可配置的解决方案。此方案以超低功耗55nm嵌入式闪存工艺，以及无线基带为基础。上海2015年6月2日电 /美通社/ -- 国际领先的ASIC设计服务公司 -- 灿芯半导体（上海）有限公司（以下简称灿芯半导体）日前对外宣布，将与战略合作伙伴们，包括中芯国际集成电路制造有限公司（以下简称中芯国际），共同开发全系列的IoT芯片平台，提供可配置的芯片方案，目标是为满足中国在云架构基础上的对无线智能设备的庞大需求。基于与中芯国际的紧密战略合作关系，灿芯半导体的IoT ASIC平台，建立在中芯国际55nm低漏电(LL)、

[物联网]