找到合适的抗蚀剂材料是让EUV顺利量产的几项挑战之一。到目前为止,如果研究人员能以20毫焦耳/平方公分的曝光能量进行,就能使EUV顺利进展。
包括ASML、东京电子(Tokyo Electron)和ASM等几家公司正在开发专有(意味着昂贵)的技术来解决问题。它们通常涉及了抗蚀剂处理以及多个制程步骤,才能蚀刻或退火掉粗糙度。
“这项技术看起来非常有希望,所以我们有信心能够克服线边粗糙度(LER)的问题,”Steegen说。
此外,Imec现正开发保护EUV晶圆免于污染的防尘薄膜。它以碳奈米管提供承受EUV曝光超过200W以上所需的强度,而非阻挡大部份光源穿透晶圆。
除了EUV以外,下一个重大障碍是基本电晶体的设计转变——任何元件核心的电子开关。Steegen说:“FinFET的微缩是必须解决的关键问题。”
截至目前为止,研究显示,FinFET可以在5nm时使用,而如果导入EUV的情况顺利,甚至可沿用至3nm节点。Steegen说:“在3nm节点,FinFET和奈米线的效果能几乎一样好,但奈米线闸极间距带来了更多的微缩,”他并展示一项堆叠8根奈米线的研究。
详细观察阻抗剂的问题显示,使用化学助剂和不使用化学助剂(CAR和NCAR)的研究结果。LWR/LCDU是指线边粗糙度的测量值应不超过特征间距尺寸的十分之一,图中的范围约为3.2至2.6。
关键字:电晶体
编辑:王磊 引用地址:选择抗蚀剂与电晶体
推荐阅读最新更新时间:2023-10-12 23:44
IBM 矢志于2020年实现碳奈米管电晶体
过去二十几年来,IBM已经为制作1.4nm的微型碳奈米管尝试过几乎每一种可能性了,期望能找到延续矽电晶体通道的方法。时至今日,最小的矽电晶体已经达到原子极限了——例如,4nm矽电晶体通道约由20个原子组成。为了进展到下一个矽晶世代,除了各种缺陷和掺杂不均的问题以外,业界还面临着矽电晶体尺寸进一步缩小的挑战。如果IBM或其他厂商——事实上,中国现正主导碳奈米管的研究——能够实现最佳化的1.4nm电晶体通道,那么摩尔定律(Moore's law)就能再持续向前进展;否则的话,业界就得再发展出一种全新的模式。
奈米管电晶体专家IBM院士Phaedon Avouris最近从电浆与光子学方面找到了探索的新方向。奈米管研究团队则
[半导体设计/制造]
新思CEO:28nm后电晶体成本降低
摩尔定律(Moore's Law)将在未来的十年持续发展,但每单位电晶体成本下跌的速度将随之减缓,无法再像过去一样快速降低了。根据新思科技董事长兼执行长Aart de Geus表示,晶片设计越来越复杂,逐渐延缓向更大晶圆的过渡,但也为其他替代技术开启了大门。
Aart de Geus的这番评论正好出现在当今业界日益关注半导体技术的未来发展之际。有些业界观察家指出,28nm节点可能会是最后一次还能以新矽晶制程为客户带来完整的好处了──更低成本、功耗以及更高性能。
展望未来,「评判的标准将取决于每个电晶体成本降价的速度有多快──这同时也会是良率能多快提升的函数,」Aart de Geus指出,「随着电晶体降价速
[半导体设计/制造]
贝尔实验室1950年3月30日宣布发明出光电晶体管
1948年,John Northrup Shive博士在开发类似于晶体管的器件时,尝试使用光束代替导线作为点接触晶体管的发射极,该点接触晶体管产生了空穴,通过该实验,成功发明了光电晶体管。 1950年3月30日,光电晶体管正式由贝尔实验室发布,由光而非电流驱动,将光电二极管对光的敏感度和晶体管对电流的增益结合在一起,将其封装在透明的外壳中,以便光可以实现基极集电极结。 此前被称为“电眼”设备,它比以前的光电电池更小,更坚固。以前的电眼用于通过光的作用来控制电流,但是光电晶体管提供了很高的功率,可以直接操作开关而无需通常需要的初始放大。 光电晶体管装在一个小圆筒中,没有玻璃外壳,真空,栅极,平板或热阴极。 光电晶体管
[电源管理]