科学家模拟出13种用于替代硅FinFET的材料

发布者:EEWorld资讯最新更新时间:2020-08-18 来源: EEWORLD关键字:FinFET 手机看文章 扫描二维码
随时随地手机看文章

瑞士科学家对像石墨烯这样的二维材料进行了计算研究,以确定哪种材料能制造出最好的晶体管。


从100种候选化合物中,有13种显示有机会,在某些情况下,比预期的硅FinFET的效果更好。


来自苏黎世ETH和EPFL的研究小组在Piz-Daint超级计算机上结合了密度泛函理论和量子输运理论,对栅极长度从5nm到15nm的器件进行了电流-电压特性建模。


这100种候选材料是2018年EPFL团队从2018年的工作中挑选出来的,当时Piz-Daint筛选了10万份材料,找到了1825份,从中可以获得二维材料层。


从1800种到100种的筛选是基于哪个单层原子最有可能形成FET。


Piz-Daint首先用密度泛函理论(DFT)确定了材料的原子结构。据Piz-Daint所在的瑞士国家计算机中心称:“他们将这些计算与所谓的量子传输求解器结合起来,模拟电子和空穴电流流过虚拟生成的晶体管。”。它使用了由苏黎世ETH的Mathieu Luisier和他的团队开发的量子传输模拟器,其基本方法在2019年获得了戈登·贝尔奖。


由于很薄(通常<1nm),二维材料可以通过一侧的单个表面栅极进行导电控制。


“虽然所有的二维材料都有这种特性,但并不是所有的材料都适合逻辑应用,只有那些在价带和导带之间有足够大的带隙才可以。”


如果没有足够大的带隙,隧道效应将导致较大的漏电流。


该项目标是寻找能够提供3mA/μm的2d材料,既可以作为n型晶体管(电子传输)也可以作为p型晶体管(空穴传输)使用,通道短至5nm,同时不会影响开关行为。


“只有在满足这些条件的情况下,基于二维材料的晶体管才能超越传统的硅Finfet,”Luisier说。


在符合标准的13种材料中,有些已经为人所知,比如“黑”磷和铪二硫化物。另一些则是全新的,根据Luisier的说法:例如Ag2N6或O6Sb4。


“由于我们的模拟,我们已经建立了最大的晶体管材料数据库之一。有了这些结果,我们希望能激励从事二维材料研究的实验人员去选择新材料,创造下一代逻辑开关。”Luisier说。


这项工作发表在ACS Nano杂志上,题为“超尺度场效应晶体管的材料:显微镜下的100个候选材料”。


根据500强排行榜,以瑞士山命名的Piz-Daint是世界上第十大超级计算机,也是欧洲第三大最强大的计算机(仅次于意大利的两台)。英国的气象局电脑在榜单上排名第32位,之前还有两台来自意大利,两台来自法国,一台来自德国。目前世界上速度最快的计算机是基于Arm的超级计算机Fugaku。


关键字:FinFET 引用地址:科学家模拟出13种用于替代硅FinFET的材料

上一篇:日本半导体材料供应商加速投资步伐
下一篇:科锐计划建造全球最大碳化硅制造工厂,扩大SiC产能

推荐阅读最新更新时间:2024-11-23 07:35

FPGA进入3D时代 Altera采用英特尔14nm FinFET技术
   近日,Altera宣布将采用英特尔14nm FinFET制程代工其最新款FPGA,但是没有披露此次合作包括种类和时间的任何细节。与此同时Altera还声明在开发下一代工艺技术产品上与TSMC进行了深入合作。 借由14nm,Altera确立领先地位 Altera拒绝披露该合作任何细节,包括产品的种类及时间。不过有报道称,Altera CEO John Daane曾表示英特尔将在未来两到四年内凭借14nm FinFET技术成为顶级代工商,而为了追求更高密度更高性能以及更低的功耗,Altera会考虑将其最高端产品交由最领先的代工商。 Daane评论说:“Altera FPGA使用英特尔 14 nm技术,帮助客户设计业界
[嵌入式]
台积20nm营收比 第四季季增1倍
瑞信亚洲科技论坛落幕,台积电管理阶层也释出对后续营运的展望。瑞信引述台积的说法指出,受益于iPhone 6拉货畅旺,台积20 nm营收比重将从第三季的10%跳上第四季的20%,带动整体营收走扬、登上全年高峰。不过值得留意的是,非20奈米制程的需求第四季将面临幅度不小的库存调节。 根据台积管理阶层透露,第四季主要Fabless IC设计客户将见到明显的库存修正,库存天数将从第三季的高于季节性水准两天,降至低于季节性水准两天。意谓若没有20奈米制程放量的挹注,台积第四季营收将难以成长。不过,瑞信看好,今年底半导体供应链库存压低,可望带动新一波库存布建于明年农历年前后启动。瑞信预估,台积明年每季20奈米制程的营收比重都将超越2
[半导体设计/制造]
泛林Dr.Nerissa Draeger:GAA结构将取代FinFET
FinFET在22nm节点的首次商业化为晶体管——芯片“大脑”内的微型开关——制造带来了颠覆性变革。与此前的平面晶体管相比,与栅极三面接触的“鳍”所形成的通道更容易控制。但是,随着3nm和5nm技术节点面临的难题不断累积,FinFET的效用已经趋于极限。 晶体管缩放的难题 在每个技术节点,设备制造商可以通过缩小晶体管的方法来降低器件面积、成本和功耗并实现性能提升,这种方式也称为PPAC(功率、性能、面积、成本)缩放。然而,进一步减小FinFET的尺寸却会限制驱动电流和静电控制能力。 在平面晶体管中,可以通过增加通道宽度来驱动更多电流并提升接通与断开的速度。然而,随着CMOS设计的发展,标准单元的轨道高度不断
[半导体设计/制造]
泛林Dr.Nerissa Draeger:GAA结构将取代<font color='red'>FinFET</font>
Cadence数字与定制模拟工具
通过台积电16FF+制程的认证,并与台积电合作开发10纳米FinFET工艺,双方在10纳米FinFET工艺上的合作可使客户即刻启动设计。 美国加州圣何塞(2014年9月26日)-全球知名电子设计创新领先公司Cadence设计系统公司(NASDAQ: CDNS)今日宣布,其数字和定制/模拟分析工具已通过台积电公司16FF+制程的V0.9设计参考手册(Design Rule Manual,DRM) 与SPICE认证,相比于原16纳米FinFET制程,可以使系统和芯片公司通过此新工艺在同等功耗下获得15%的速度提升、或者在同等速度下省电30%。目前16FF+ V1.0认证正在进行中,计划于2014年11月实现。Cadence也
[半导体设计/制造]
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved