欧盟发力用于HPC的RISC-V芯片

发布者:技术掌门最新更新时间:2021-12-24 来源: 半导体行业观察关键字:RISC-V  芯片 手机看文章 扫描二维码
随时随地手机看文章
欧洲处理器计划 (EPI) 已成功完成其第一个为期三年的阶段,为超级计算机和汽车提供多核芯片设计


该项目突出了 Rhea 通用处理器从 ARM 向 RISC-V 的转变、RISC-V 加速器概念验证和用于汽车应用的嵌入式高性能微控制器

该项目有来自10个欧洲国家的28个合作伙伴,旨在使欧盟在高性能计算(HPC)芯片技术方面实现独立。 

第一阶段 SGA1 的成功完成,为该项目的第二部分铺平了道路,该项目将于 2022 年 1 月启动。 

通用处理器 (GPP) 的初始设计称为 Rhea,在 Linley 会议上描述了 72 个 ARM Zeus 处理器。

法国超级计算机制造商 Atos 是通用处理器 (GPP) 流的主要合作伙伴,与 SiPearl 合作。他们定义了 Rhea 的架构规范,它现在有 29 个内核,使用 RISC-V 开放指令集架构,并且在仿真中处于 RTL 级别,而不是在硅中实现。该设计旨在用于 2023 年的超级计算机设计。

该项目表示:“凭借 29 个 RISC-V 内核,SiPearl 用于设计 Rhea 的 Arm Neoverse V1 架构将为 HPC 应用程序提供有效、可扩展和可定制的解决方案。” “架构决策是遵循协同设计方法并通过分析高级知识产权 (IP) 块的性能而做出的。

SiPearl 还优化了可扩展的片上网络 (NoC),以实现内核、加速器、输入/输出 (IO) 和共享内存资源之间的高频、高带宽数据传输。”

“我们为利用欧洲大学和行业领导者独家构建和部署的尖端技术和 IP 成功设计强大的 GPP 感到自豪。我们有信心,我们很快就会证明这个 GPP 在实现欧洲百亿亿级计算机器方面的重要作用,这是世界期待的 HPC 领域的下一个突破,”Atos 的 Stream 负责人 Emmanuel Ego 说。

“随着 Rhea 处理器的发布,我们都将为确保欧洲在 HPC 应用(例如个性化医疗、气候建模和能源管理)方面的主权做出贡献。” – SiPearl 的创始人兼首席执行官 Philippe Notton 说。

就 GPP 性能而言,内存控制器是最关键的 IP 之一。为了帮助评估架构选择,CEA 开发了一个带有特定仪器的完整仿真平台,用于分析驱动高带宽 HBM2E 存储器的控制器效率。由于对所有内存命令和数据进行解码和跟踪,该平台允许对内存设备接口进行有效分析。HBM2E 子系统使用针对不同流量形状的多个随机和指令模式进行仿真,并涉及所有控制器功能以保持 HBM2E 效率。

该流还设计了许多最先进的嵌入式安全功能和关键技术。其中包括由 ProvenRun 开发的独立安全管理系统 (SMS) 安全 IP,为 HPC 和边缘处理器提供高级、通用标准认证的主权安全 IP。

比萨大学贡献了一组加密 IP,称为“Crypto Tile”,由 SiPearl 集成到 Rhea GPP 中。这为硬件安全模块提供了针对高端对称(具有九种密码模式的 AES)、非对称(ECC、ECDSA、ECIES、ECDH)和散列 (SHA2/SHA3) 加密的完整安全服务,提供了几个数量级的吞吐量增加并且与软件解决方案相比降低了能源成本。

Crypto Tile 还包括安全密钥存储和安全 IP 配置、侧信道攻击保护、片上真随机数生成 (TRNG)、Linux 内核驱动程序支持、最大安全级别的极端密钥长度和高速 en(de)得益于面向 DMA 和 Arm 或 RISC-V 可编程内核的基于 AXI4 的接口,从而提高了加密吞吐量。由于Crystals Kyber 和 Dilithium 等 Lattice 算法的实时实现,还提供了后量子加密支持。

欧洲处理器加速器 (EPAC) 测试芯片概念验证使用开源指令集架构 (ISA) 确保不受专有许可和出口限制的影响,有助于扩展 RISC-V 生态系统并添加到 LLVM 编译器数据库。

EPAC 系统和 FPGA 软件开发工具充分利用 Linux 操作系统,并为社区提供补丁、设备驱动程序以及 OpenMP 和 MPI 等流行开源 HPC 软件包的附加功能。此外,STX(模板/张量加速器)等硬件部分是使用围绕 PULP 平台获得许可的开源方法开发的。

“EPI 中的加速器流有力地证明了 RISC-V 矢量方法具有改变高性能计算领域的潜力,欧洲设计的架构能够在低能耗预算下提供高性能,”Stream Leader Jesús Labarta 评论道(巴塞罗那超级计算中心)。“这项工作还体现了欧洲开放科学与合作的传统。欧洲各地的合作伙伴联手创造了任何单一组织都无法单独实现的目标。通过与开源技术和项目合作,EPAC 流帮助扩展了 RISC-V 生态系统,使这项技术在未来越来越多的应用程序中可行。”

由 BSC 和 UNIZG 设计的 EPAC 矢量处理单元 (VPU) 表明,使用 RISC-V 长矢量架构进行高性能计算是一种可行的方法,在低能耗预算下提供高性能,并且可以将来扩大规模。

矢量单元由 Semidynamics 的矢量专用 Avispado RISC-V 内核和用于节能处理的 Gazzillion Misses 技术驱动。

由苏黎世联邦理工学院和弗劳恩霍夫设计的专用且灵活的基于 RISC-V 的众核模板和张量加速器 (STX),利用模板处理单元为机器学习和模板工作负载提供卓越的能效和可编程性。

同时,由 CEA 设计的可变精度加速器 (VRP) 提高了科学高性能计算应用(如多物理场仿真)的效率和可靠性。

EPAC 测试芯片还包括由 FORTH 和 CHALMERS 设计的多个分布式共享 L2 缓存和一致性家庭节点 (L2HN),针对矢量处理单元的高带宽要求进行了优化,同时提供了有助于多-核心可编程性。

所有处理单元和共享的 L2HN 组都通过高速 NoC 以模块化方式连接,允许系统扩展。该测试芯片还包括先进的 SERDES 技术,可实现超高带宽的片外和跨芯片通信。NoC 和 SERDES 均由 Extoll 设计。

用于测试 EPAC 测试芯片的 PCB(子板)是由 E4 Computer Engineering 设计和开发的。

在汽车微控制器领导者英飞凌的协调下,Automotive Stream 为可上路的自动驾驶汽车铺平了道路,这要归功于创新嵌入式高性能计算 (eHPC) 平台和相关软件开发套件 (SDK) 的概念验证. 该平台与小型化的、为汽车量身定制的通用处理器相结合,以具有成本效益、经济可行和功能安全的方式满足未来汽车对计算能力日益增长的需求。

“总的来说,这些成就证明了合作、协同作用和团队精神,这些都是汽车行业研究工作的特点”,Stream Leader Knut Hufeld(英飞凌)说。“凭借其专注于具有成本效益、安全和经过认证的汽车解决方案,它可以被视为欧洲处理器在 HPC 领域整体盈利的驱动带。”

主要成就在一辆获得道路批准的 BMW X5 汽车上展示,展示了开创性 eHPC 微控制器单元 (eHPC MCU) 的概念验证,该单元集成在一个专门设计的灵活模块化计算平台 (MCP) 中,以及多个 EPI 技术 IP。进行了大量试驾以收集数据并评估涉及自动驾驶参数的测试场景。

除其他功能外,该平台还包括支持 AI 的集成摄像头和 Elektrobit 雷达成像分析软件,并为在系统中使用 EPI 加速器进行了集成准备。这是 Stream4 中 16 个合作伙伴密切合作的结果,旨在实现其指定合适的 eHPC 平台、定义其架构和开发必要的软件开发工具包 (SDK) 的目标。

英飞凌还在架构和性能方面扩展了汽车微控制器,使其可以作为主控器控制一个或多个加速器。相关方面是安全性、安全性、回退或减少应用程序的冗余,就系统级的最高汽车安全完整性等级 D (ASIL D) 而言,这是自动驾驶应用程序所需的。

该平台具有可扩展性和开放性,适用于未来汽车版本的 EPI 通用处理器、基于 EPAC RISC-V 的加速器以及用于 eHPC 的 Kalray 大规模并行处理器阵列 (MPPA) 加速器tile(作为 IP 开发)的插槽。

测试运行表明,EPI 现在拥有适用于至少 4 级自动驾驶的特定技术。

除了硬件平台,该流还包括开发完整的软件生态系统,在很大程度上基于汽车软件专家 Elektrobit 的软件产品。该领域还包括汽车 eHPC 平台软件堆栈,包括针对汽车 eHPC MCU 的经典汽车开放操作系统架构 (AUTOSAR) 开发,以及针对汽车应用至关重要的 HPC GPP 和 L4Re 管理程序(虚拟化)的自适应 AUTOSAR 开发。

为软件锁步共同创建了一个特定的概念,从而有助于整体 EPI 安全概念。

在这个三年的初始阶段之后,结果和发现将在进一步的项目中继续进行。

“我为 EPI 团队在仅仅三年的合作后取得的杰出成果感到自豪,为欧洲的技术主权铺平了道路。尽管由于可怕的 COVID-19 大流行造成了前所未有的工作条件,但我们以有限的预算按时实现了目标,这给我留下了特别深刻的印象。这为下一阶段的启动及其成功交付欧洲百亿亿级系统的前身 EUPEX(欧洲百亿亿级试点)和 TEP(欧洲试点)项目的欧洲处理器和加速器创造了有利条件,”EPI 董事会主席 Monchalin (Atos) Eric Monchalin (Atos)。


关键字:RISC-V  芯片 引用地址:欧盟发力用于HPC的RISC-V芯片

上一篇:消息称英特尔将投资数百亿美元在德国、法国和意大利建厂
下一篇:全球智能手机AP芯片收益增长排行:高通、苹果、联发科前三

推荐阅读最新更新时间:2024-11-10 14:05

AT&T踩下与华为合作的急刹车 或因麒麟芯片
电子网消息,(罗明/文)CES展会正在进行中,各个厂商都在卖力的宣传自己的产品,指望能够得到好消息,华为也是一样,今年正打算再度进军美国市场,有媒体传出华为要在美国市场砸出1亿美元的推广费,可见华为对于美国市场的重视程度。 图片来源:余承东微博 早在CES开幕前夕,就有微博网友爆料在美国的大街小巷已经随处可见华为手机的广告词,华为为了进军美国市场可谓是不遗余力,之后又盛传华为与美国的运营商Verizon与AT&T展开合作的消息。 图片来源:程贵峰gui微博 华为进军美国看上去是那么的顺风顺水,要合作方有合作方,要推广资金有推广资金,然而好事总是多磨的,来自外媒的报道,知情人士透露,华为未能与美国电信运营商A
[手机便携]
上调部分芯片产品售价,聚灿光电H1净利同比增413%
8月17日,聚灿光电发布2021年半年度报告。公告显示,公司今年上半年实现营业收入9.61亿元,同比增长56.70%;实现归属于上市公司股东的净利润7010.86万元,同比增长412.55%;基本每股收益0.26 元/股。 聚灿光电表示,受益于LED芯片行业景气度持续走高尤其是中高端芯片市场需求强劲,公司本期产能释放效应显著,同时,坚持“以营统销、以销定产、以产促销”的产销策略,进一步提升了产品市场占有率,实现产能最大化与效益最优化相统一,境内外市场稳步开拓,从而带动营业收入实现同比大幅增长。 同时,适时上调了相应部分芯片产品售价,毛利额显著提升,从而带动净利润同比大幅显著增长。 在经营效益显著提升带来经营性现金流净流入持续增
[手机便携]
上调部分<font color='red'>芯片</font>产品售价,聚灿光电H1净利同比增413%
这套组合拳,让全芯片功耗签核不再难
降低功耗 一直是开发者不断努力的主要方向之一。步入数字时代,人工智能芯片的需求在不断增长,推动着SoC设计朝着规模更大、速度更快且更加智能的趋势发展。芯片越复杂,功能越强大,功耗也随之越高,相应的,低功耗设计、功耗分析、功耗验证和功耗签核也越困难。 为应对这些挑战,开发者必须通过运行现实世界的软件负载来系统级地解决这些问题,确保设计经过足够长的有效序列测试来发现漏洞。在功耗的约束下,软件驱动硬件已经成为影响设计的关键因素。硬件仿真是一种可扩展的技术,能够满足这些设计的规模要求,以足够快的速度运行,并允许使用现实世界的软件负载。 制定功耗签核计划可以让开发者在功耗验证时信心倍增。在本文中,我们将详细介绍如何使用Zebu Em
[半导体设计/制造]
富士通DLU、HPC芯片 台积电代工
  人工智能(AI)及高效能运算(HPC)已是今年科技业界新显学,日本 富士通 也针对AI及HPC应用自行开发特殊应用芯片(ASIC),包括专为AI深度学习量身打造的 DLU 深度学习专用芯片,以及针对新一代Post京(Post-K)超级电脑设计的ARM架构HPC芯片,而两款芯片都将由交由晶圆代工龙头台积电(2330)代工。下面就随嵌入式小编一起来了解一下相关内容吧。   AI学习技术之一的深度学习,是推进AI判断的重要技术,但是深度学习目前遇到的最大问题,是要在巨量资料中不断进行演算处理。为了缩短运算时间, 富士通 推出了全球速度最快的深度学习伺服器及云端运算服务Zinrai深度学习系统,同时也针对深度学习的特性,自行设计 D
[嵌入式]
工业化架构芯片最佳PPA并非绝对,RISC-V厂商如何通过定制计算取得优势?
现在,x86、Arm、RISC-V三分天下格局已定,RISC-V已经开始触及AI SoC、应用处理器,伴随RISC-V愈发向高性能计算发展,越来越多的新挑战开始浮现。 通常每家CPU Core IP公司提供多达几十种甚至上百种产品,但PPA(性能、功耗、面积)在不同应用中,最佳点都有所不同,下游用户—芯片设计公司,需要根据自己的产品场景找到自己最适用的PPA,并通过设计工作以实现CPU核,最终才能实现自身芯片的最大差异化。与之相悖的是,开发一款处理器,不仅要掌握许多CPU核设计的专业知识,还需要大量熟练掌握RTL语言的设计工程师。这是横亘在芯片设计公司面前的巨大门槛。 众所周知,RISC-V生态建设是现如今最难的事情,只有
[半导体设计/制造]
工业化架构<font color='red'>芯片</font>最佳PPA并非绝对,<font color='red'>RISC-V</font>厂商如何通过定制计算取得优势?
先进工艺下芯片胜负手:高效验证
集微网报道 2019年,Intel发布了Stratix 10 GX 10M FPGA,这款巨型芯片拥有1020万个逻辑单元,集成了433亿个晶体管。类似的还有AMD发布的二代霄龙芯片,拥有395.4亿个晶体管。这些超大规模的芯片不断刷新着晶体管的数目纪录,在坐拥性能怪兽称号的同时,也将芯片的设计生产难度不断提高。 据统计,28nm的IC设计平均费用为5,130万美元,使用FinFET技术的7nm工艺,则需要2亿9,780万美元,两者差距为6倍。 高昂的设计费用让芯片企业都希望能一次就投片成功,但实际上, 2018 年 ASIC 芯片的一次投片成功率只有 26%。 先进的工艺节点引发了新的问题,如果芯片的验证不能跟上,就会造成反复投
[手机便携]
先进工艺下<font color='red'>芯片</font>胜负手:高效验证
产能供应吃紧至明年,瑞昱预估芯片价格或持续上涨
IC设计厂商瑞昱昨日(26日)召开法说会表示,旗下产品持续供不应求。目前来看,今年下半年甚至明年大部分时候,不论晶圆代工还是封测厂,供给仍会十分吃紧,预计到明年芯片价格将不断上涨。 据钜亨网报道,瑞昱副总裁黄依玮指出,第二季度受益于需求强劲、产品平均售价提升,带动营收规模扩大,尤其第二季度 PC 相关产品销售相当旺盛,使PC营收比重从34%提升至 36%,毛利率也因产品组合优化高于正常水平。 针对供应链,黄依玮认为,今年下半年甚至明年大部分时候,不论晶圆代工还是封测厂,并无大量开出的新产能,因此要取得仍有难度。不过鉴于偶尔会有新产能开出,瑞昱将尽量把握。据悉,该公司目前整体库存水位仍然偏低。 由于整体供应链持续吃紧,下游厂商仍面临
[手机便携]
当你在人体植入芯片时:人的“超人”之惑
    美国奇点大学的雷蒙德 · 麦考利于2014 年的11月,在左手虎口植入了一枚芯片。“我的体验很棒,我相信在不久的将来,人体植入芯片就会成为大势所趋。”2015 年1月30 日他在旧金山The Big Talk峰会上说。   这枚芯片给麦考利带来的改变是,别人可以用手机扫到他的名片资料,回家不需掏钥匙就可以开门。植入这枚芯片的过程只比穿耳钉略疼一点,完成后会有一个米粒大小的鼓包,无痛感和异感。我们正处在可移动计算时代,可穿戴设备的时代正在到来,现在,可植入设备的时代貌似在整装待发。从“人是机器”的哲学反思,到“机电 /人”的技术哲学解读,现在,“人+ ”的技术现实即将展现。   前不久,《腾云》杂志上介绍了一篇来自麻
[医疗电子]
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved